在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
悬赏 [原创] 使用vcs编译出现错误 - [悬赏 30 信元资产] attach_img lwf 2022-2-25 42106 dihero 2022-7-15 17:36
[求助] Verdi Protocol Analyzer zhushining 2022-7-14 11805 zhushining 2022-7-15 14:54
[原创] 请教synplify的sdc和fdc有什么区别 attach_img atlandis 2016-11-14 45074 fengbohan1 2022-7-15 13:24
悬赏 [求助] 计数器的DC综合出现了问题 - [已解决] attach_img  ...2 北风1号 2022-6-28 114489 北风1号 2022-7-15 11:12
[其它] 双非电气跨行新人小白来报道 新人帖 mengjinzhe 2022-7-14 01840 mengjinzhe 2022-7-14 16:54
[求助] 这是表示fpga芯片坏了?倒是能连上fpga。 watertree 2022-7-8 52450 fengbohan1 2022-7-14 16:23
[求助] setup不满足或hold不满足的芯片哪个可能会被当成正常芯片使用? mahy 2022-7-13 42163 Love24 2022-7-14 15:43
[求助] vivado中set up debug问题 新人帖 attach_img xnj 2022-6-21 62537 xnj 2022-7-12 21:02
[求助] 请教:关于DC输出网表格式问题 potatolei 2012-10-23 76980 Lotusy 2022-7-12 15:42
[求助] 谁做过eMMC控制器 xianrenwang 2017-3-13 32739 daitou79 2022-7-12 09:33
悬赏 [求助] DC自动插入ICG能否只插posedge类型? - [悬赏 50 信元资产] ic小新 2022-7-8 52263 flscut 2022-7-11 13:30
[求助] v2lvs问题 max2022 2022-7-8 02607 max2022 2022-7-11 10:03
[求助] FPGA使用资源过多导致的时序问题一般怎么解决? 新人帖 重庆野猪骑士 2022-7-8 52253 javasun 2022-7-11 09:26
[资料] IEEE Standard for Verilog 2005 attachment  ...2 fanhaiqiu 2016-10-23 158779 15123029576 2022-7-9 21:55
[求助] usb3.2 attach_img andy9972 2022-6-28 32519 wing4001 2022-7-8 17:15
[求助] 请教各位大佬关于SNPS的comparator 新人帖 leemw1106 2022-3-1 21972 leemw1106 2022-7-8 12:21
[资料] cdc - [售价 1 信元资产] attachment lancerone 2022-7-7 01651 lancerone 2022-7-7 22:39
[资料] 异步fifo - [售价 50 信元资产] attachment lancerone 2022-7-7 01542 lancerone 2022-7-7 22:16
[求助] ace协议transaction size请教 1252005989 2022-7-7 01340 1252005989 2022-7-7 21:41
[求助] STA时 timing arcs的问题 attach_img timelover 2022-7-7 01605 timelover 2022-7-7 20:07
[求助] verilog语法问题 Marion_ 2022-6-16 62086 Bealan 2022-7-7 15:31
[求助] 新手求助,关于dcnxt综合流程中如何与icc2链接的问题 新人帖 godwsw 2022-7-6 22148 godwsw 2022-7-7 15:10
[求助] 关于questasim软件的问题 attach_img nullptr 2022-7-7 01270 nullptr 2022-7-7 11:25
[资料] 光纤项目课程 attach_img chop147 2022-7-7 02350 chop147 2022-7-7 09:30
[求助] 请问设计中如何使用latch atlandis 2022-7-6 32166 coolbear2021 2022-7-7 08:48
[求助] verilog中的小数次幂 顾北 2022-7-2 52647 zzj0329 2022-7-6 10:37
[求助] 如何用FPGA测试显示屏驱动电路 tangyaoyun 2022-7-6 01722 tangyaoyun 2022-7-6 10:08
[求助] 关于JTAG的使用与数据的回读 西西在冰城 2015-8-20 76050 kaixinwan577 2022-7-5 21:34
[讨论] GPIO是如何实现修改驱动电流的 新人帖 attach_img suanxiucai 2022-3-26 32155 MicroEpzc 2022-7-5 16:19
[资料] tcl资料 attachment lancerone 2022-7-4 22143 luofei2021 2022-7-5 08:41
[求助] modelsimSE-64 10.4编辑.v文件出现# wrong # args attach_img zhengffxd 2018-11-25 25164 tianguau 2022-7-4 23:26
悬赏 [求助] 浮点指令相关知识 - [悬赏 50 信元资产] sgzjj 2022-7-3 22364 iknowzxc 2022-7-4 21:16
[解决] 解决VCS 2016.03仿真Stack trace follows attachment  ...2 Jerry张 2018-1-5 1616114 quifei 2022-7-4 18:09
[讨论] DC综合后出现的designware模块 junxliu 2022-7-4 12085 matrx 2022-7-4 18:05
悬赏 [求助] modelsim 门级仿真时序逻辑存在毛刺 - [已解决] attach_img  ...2 磁轨炮 2022-6-29 144812 磁轨炮 2022-7-4 09:28
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-21 02:05 , Processed in 0.029366 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块