EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 31121|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 93 94 95 969798 99 100 101 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Coreconsultant的IP level simulation突然terminated的问题	wt2110 2022-9-29	32068	wt2110 2022-10-12 10:11
[求助] 数字电路时序图的一点困扰	pengpengjy 2022-10-11	22041	pengpengjy 2022-10-11 21:44
[求助] 芯片内部的总线延迟如何测试？	dqwuf2008 2022-10-11	01689	dqwuf2008 2022-10-11 16:50
[原创] 芯片设计服务	fish520 2022-10-11	02231	fish520 2022-10-11 16:48
[原创] 跟着我从零开始入门FPGA（一周入门XXOO系列）精华3 ...2 3 4 5 6..13	McuPlayer2013 2013-3-26	12583951	xutao8 2022-10-10 17:21
[求助] FPGA实现轻量级cnn？ - [悬赏 100 信元资产]	z1078457781 2022-10-10	02167	z1078457781 2022-10-10 11:11
[原创] verilog仿真可以有双top啊。。。双top间还可以相互赋值	atlandis 2022-10-10	01865	atlandis 2022-10-10 10:29
[求助] vivado 中调用ip 网表	watertree 2022-9-21	33040	watertree 2022-10-10 08:05
[招聘] CIS大牛请进	IC小蜜蜂 2022-10-9	02408	IC小蜜蜂 2022-10-9 19:00
[讨论] Verilog层级引用（hierarchical reference）有没有可综合的情况？	Topiler 2022-9-27	33051	Topiler 2022-10-8 19:22
[求助] 求助：Soc中Memory的redundancy（冗余修复）问题 - [已解决]	shadoww 2022-9-30	23865	shadoww 2022-10-8 16:18
[资料] FIFO	lancerone 2022-10-7	22904	tom0626 2022-10-8 11:21
[讨论] 奇分频时钟如何时序分析？	Anturze 2022-9-18	82642	navylin1 2022-10-7 10:16
[求助] 使用spyglass时报错： ./dotty/scripts/grep: /lib/ld-linux.so.2: bad ELF interpreter	yuming_ziyi 2022-9-26	12077	yuming_ziyi 2022-10-4 23:15
[求助] Vivado与Modelsim联合仿真问题	KongDu 2022-10-3	02122	KongDu 2022-10-3 12:06
[转贴] Vivado的ila模块生成很慢是怎么回事？	helimpopo 2022-10-3	01742	helimpopo 2022-10-3 11:46
[求助] HAPS80调试	山岳 2022-9-30	01675	山岳 2022-9-30 14:13
[求助] VCS 的 -fpg 多核仿真加速选项从哪个版本起可用？	a772816320a 2022-8-11	43221	xiaojigao 2022-9-29 14:36
[求助] 求助UPF中一个Power Domain的Module下，例化的一个Instance属于另外一个Power Domain的Isolation问题	三岁就十分拽 2022-6-15	32240	LeWan 2022-9-28 17:57
[求助] PCM/TDM为什么要区分短帧同步和长帧同步？	W_chang 2022-9-27	12308	nero007 2022-9-27 21:09
[原创] merge到底是啥意思？	orientview 2022-9-27	12977	adhylin 2022-9-27 18:12
[原创] 22nm的full mask，要多少钱了？	orientview 2022-9-25	42627	orientview 2022-9-26 14:42
[讨论] SD数据总线上的CRC Status描述在哪里？	Topiler 2022-5-15	22173	Topiler 2022-9-26 11:41
[求助] 关于eMMC的boot和identification mode的一些疑问	wt2110 2022-9-15	73043	tc520 2022-9-26 11:12
[求助] 求Spyglass2018软件及安装破解说明	dqwuf2020 2020-8-26	12249	yuming_ziyi 2022-9-25 20:29
[原创] cadence中加法器延迟计算	Aerith 2022-9-24	01660	Aerith 2022-9-24 18:19
[原创] valid 与ready 握手机制的分支逻辑	ll_ago 2022-9-21	83919	Ronnie_Qiu 2022-9-23 16:59
[求助] 请问如何用RISC-V矢量拓展指令对一些线性代数库进行优化呢？ - [悬赏 10 信元资产]	状态有限机 2022-9-20	42454	状态有限机 2022-9-23 10:55
[求助] deposit	alexssss 2022-9-22	02347	alexssss 2022-9-22 10:38
[求助] 学IC前端设计需要看哪些东西呢？	啦啦啦123456 2022-3-3	22640	啦啦啦123456 2022-9-21 19:25
[原创] FPGA至简设计法之一：D触发器、波形、代码	xuehua_12 2018-9-20	13937	湖南诺伊斯 2022-9-21 11:49
[求助] FPGA的linux移植	zuobozb 2022-9-20	12021	工大鱼肉 2022-9-21 09:11
[资料] 明德扬JESD204B课程	chop147 2022-9-20	02731	chop147 2022-9-20 18:05
[求助] axi master ip代码 - [悬赏 1000 信元资产]	勇敢的小牛 2022-9-20	02082	勇敢的小牛 2022-9-20 09:38
[求助] 请教一个问题，使用两个边沿，当时钟占空比不总是50%时，会对电路造成什么样的影响	qqiummo 2014-12-7	66577	Cx_1221 2022-9-19 20:02

1 ... 93 94 95 969798 99 100 101 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 31121|排名: 17

快速发帖

浏览过的版块

站长推荐 /1