EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31121|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 91 92 93 949596 97 98 99 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] pr后的pt，反标用的是spef还是sdf？ ...2 3	sh_0119 2010-3-15	2719421	超级C4 2022-11-7 15:11
[资料] 明德扬基于XILINX K7核心板325T/410T	chop147 2022-11-7	02056	chop147 2022-11-7 11:55
[原创] 180-65nm pcie IP	wang21202 2022-11-5	01934	wang21202 2022-11-5 23:51
[求助] 求助formality问题	lovegy 2022-11-5	01122	lovegy 2022-11-5 20:52
[招聘] 车规芯片黑马强势出击	lucas123 2022-11-4	01934	lucas123 2022-11-4 20:58
[求助] PT功能功耗分析，averaged模式和time_based模式下total power不一致	一颗菜芯 2022-11-3	52015	一颗菜芯 2022-11-4 15:06
[求助] 异步处理逻辑实测有个异常，请各位帮忙分析	Kingdoms_Guo 2022-11-4	22100	xiaojia102003 2022-11-4 13:58
[求助] 请教菊花链的CHIPSCOPE	djqlyy2922 2022-10-31	52291	innovation 2022-11-4 13:04
[求助] 请教一下CHIPSCOPE抓波形的问题	djqlyy2922 2022-11-1	31879	djqlyy2922 2022-11-4 11:34
[求助] 多层mux时钟选择电路如何移植到FPGA？	rv_1101 2022-10-29	42260	rv_1101 2022-11-4 10:57
[原创] Need Synopsys Primetime 2018	prabakaran_vlsi 2021-9-7	22541	皓辰 2022-11-4 10:49
[原创] 千兆网项目课说明书	chop147 2022-11-4	01678	chop147 2022-11-4 09:53
[求助] 求助，SPI从机verilog编码 ...2	xjtujie 2013-9-30	1214740	燕南飞 2022-11-4 09:27
[求助] mbist时钟插入	Echo-绘梨衣 2022-9-27	52592	1016958509 2022-11-3 20:34
[求助] PT后保存的.sdf文件中无typ值，求解决办法	1027199631 2016-5-6	12975	ccccherish 2022-11-3 19:25
[求助] 关于spi cpol 和 cpha 四种模式 ...2	小稀 2017-12-15	136683	Captain_Rail 2022-11-3 16:35
[求助] APB为什么要划分setup和access了两个阶段	雨中有座沧浪亭 2022-8-15	32334	jgwdnb 2022-11-3 16:16
[原创] LATTICE 一拖八离线下载器	chenlidong 2022-11-2	12288	chenlidong 2022-11-3 14:12
[求助] vivado遇到的问题 please specify a valid QuestaSim directory name	zhangye 2022-11-2	22040	zhangye 2022-11-3 09:46
[原创] VCD2VEC perl 脚本 ...2	warmheard 2012-4-3	1312055	xieerman1 2022-11-3 08:42
[求助] liberate在执行.tcl文件的时候出现too many nested evaluations(infinite loop?)	xbuilder 2022-9-1	32764	Pangzi_yrj 2022-11-2 15:39
[求助] 时序约束中的约束值是如何确定的	zane_z 2022-11-2	01770	zane_z 2022-11-2 14:08
[求助] 32bit×32bit高速乘法器verilog设计 - [悬赏 100 信元资产]	开心的彭彭 2022-10-31	12258	niuniu4 2022-11-1 15:57
[求助] VHDL项目如何使用SVA,不能集成到design code里面吗？	温柔阴影 2022-10-31	01682	温柔阴影 2022-10-31 16:20
[求助] ARM烧写FPGA程序的一个问题	djqlyy2922 2022-10-31	01865	djqlyy2922 2022-10-31 13:22
[求助] VIP的问题	ICJJ 2022-10-26	42310	ICJJ 2022-10-31 11:27
[求助] 跪求有支持outstanding和乱序以及interliving的AXI的代码，想学习一下	alliswell022 2022-10-31	01378	alliswell022 2022-10-31 10:14
[原创] 明德扬——JESD 204B 课介绍	chop147 2022-10-31	02243	chop147 2022-10-31 09:57
[求助] Verilog模块间传输数据的使能信号用电平信号还是脉冲信号呢？	WindsLike 2022-10-24	32311	WindsLike 2022-10-31 08:42
[资料] 逻辑电路设计DE2-115实战宝典 ...2 3	平凡的足迹 2014-5-22	2715547	hchen0730 2022-10-30 17:09
[求助] 请教一下两种FPGA系列烧写的差异	djqlyy2922 2022-10-28	11781	RayZyl 2022-10-30 10:42
[求助] 初学者请教关于开发板的问题，哪一家的zynq开发板教程做得比较好？	xinkewei 2022-10-10	32366	dodoee 2022-10-29 22:25
[资料] SPI接口详细讲解	gerry1512 2022-4-29	74138	gerry1512 2022-10-28 17:37
[讨论] Windows下Verdi 2016、VCS等工具安装使用 - [阅读权限 10] ...2 3 4 5	superpig2b 2017-5-21	411257	cwpeng 2022-10-28 17:15
[求助] 请教一下生成BIT文件大小的问题	djqlyy2922 2022-10-28	11838	djqlyy2922 2022-10-28 11:43

1 ... 91 92 93 949596 97 98 99 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31121|排名: 17

快速发帖

浏览过的版块

站长推荐 /1