在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] PDMA和DDMA分别是什么简写? orientview 2022-12-6 01392 orientview 2022-12-6 16:09
[求助] DC对scan cell的数量有限制吗? wanghaoyuan 2022-12-5 12319 asic_service 2022-12-6 15:38
[求助] 编译报错 小花321 2022-12-5 01634 小花321 2022-12-5 14:21
[求助] 求cadence的Quad SPI Controller ip Student 2015-2-14 33816 lxtx603 2022-12-5 12:27
[原创] PCIE 上位机 介绍 chop147 2022-12-5 02517 chop147 2022-12-5 10:58
[求助] DC综合流程insert_dft之后执行增量编译DC自动退出 新人帖 wanghaoyuan 2022-12-4 22098 wanghaoyuan 2022-12-5 00:29
[求助] 关于vivado 时钟处理 rv_1101 2022-12-3 01690 rv_1101 2022-12-3 22:53
[求助] 关于modelsim仿真问题  ...2 初阳0525 2016-4-14 116394 yanay 2022-12-3 21:18
[求助] 门控时钟低功耗设计 查二查 2022-12-2 01945 查二查 2022-12-2 16:00
[求助] 操作数隔离 查二查 2022-11-29 22104 查二查 2022-12-2 15:25
[讨论] 在线访问FPGA RAM内容 junxliu 2022-12-2 12004 flyger 2022-12-2 11:18
[原创] HCL语言 bluespec资料: Bluespec systemverilog,介绍的PPT资料  ...2 zhwei199 2022-11-6 136072 zhwei199 2022-12-1 16:37
[资料] 以MIPI项目为例讲解Diamond FIFO生成和例化全过程 chop147 2022-12-1 03562 chop147 2022-12-1 15:44
[解决] FPGA工程师工资怎么样? chop147 2022-11-28 32430 chop147 2022-12-1 15:35
[原创] FPGA高效方法--配置代码生成软件 chop147 2022-11-30 12078 伪界 2022-11-30 14:57
[求助] DFT S1-1 Error lyjren 2016-3-24 23398 Hathaway 2022-11-30 14:23
[求助] 求助Verilog的数学函数应该怎么实现 lulalu2005 2022-11-29 02337 lulalu2005 2022-11-29 20:37
[求助] 谁有cortex-M7的soft IP ? 如果放到FPGA上,需要多少LUT啊? orientview 2022-11-29 42340 orientview 2022-11-29 19:44
[求助] 请教一个关于Xlinx FIFO IP的问题 新人帖 stonechao 2022-11-22 21422 ustszl 2022-11-29 15:50
[原创] (产品资源)mdyGpioAd9248Tlv5638模块 chop147 2022-11-29 02017 chop147 2022-11-29 10:04
[求助] cadence的计算器函数【已解决】  ...2 Augustus98 2020-7-22 1511224 Devilzxt 2022-11-28 15:08
[原创] 明德扬mdyFmcAd9653-ADC系列采集板说明书 chop147 2022-10-7 33695 chop147 2022-11-28 11:35
antifuse 意义 九鼎 2007-10-12 44468 lynker 2022-11-27 21:03
[求助] xilinx的Artix-7,对标altera的哪个系列? orientview 2022-11-26 41983 orientview 2022-11-27 19:32
[求助] DC/ICC能否实现自定义电源域? 新人帖 大佬们,带带我 2022-11-27 01707 大佬们,带带我 2022-11-27 10:50
[求助] primetime saber1 2022-11-26 01403 saber1 2022-11-26 11:49
[原创] 承接数字后端设计以及流片项目 fish520 2022-11-25 01960 fish520 2022-11-25 14:11
[原创] Pcie 信号处理模块设计 新人帖 优数科技 2022-11-25 02221 优数科技 2022-11-25 12:44
[求助] 关于DC综合的问题 saber1 2022-11-25 12258 saber1 2022-11-25 10:16
[求助] create_generated_clock如何get_pins? 黄焖鸡 2022-11-24 21857 bt_zhao 2022-11-25 09:22
[原创] modelsim10.1c win64 下载共享 chenshoujin 2014-12-29 75041 HKMG 2022-11-24 21:56
[求助] 请教SigmaDelta单周期稳定的滤波器和50/60Hz的工频抑制怎么做? luminedinburgh 2022-11-18 22390 fangll 2022-11-24 15:22
[原创] MP5705 底板 用户手册 chop147 2022-11-24 02172 chop147 2022-11-24 11:12
[求助] DC综合遇到如下错误是什么原因? qxynju2017 2022-11-23 22400 peanut_cake 2022-11-23 18:30
[求助] 求助 cadence virtuoso 的仿真教程?  ...23 jf_yxt 2018-7-28 2218094 Sxiaojie 2022-11-23 10:44
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-20 11:12 , Processed in 0.027897 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块