数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31344|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 99 100 101 102103104 105 106 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ALTERA的原语在哪找？	djqlyy 2016-9-20	49596	fengbohan1 2022-11-8 13:06
[求助] vcs安装问题	nullptr 2022-11-2	42370	nullptr 2022-11-8 10:35
[求助] modelsim仿真结果与virtuoso不同	xbuilder 2021-7-12	63893	guolingho 2022-11-7 20:59
[讨论] pr后的pt，反标用的是spef还是sdf？ ...2 3	sh_0119 2010-3-15	2720228	超级C4 2022-11-7 15:11
[资料] 明德扬基于XILINX K7核心板325T/410T	chop147 2022-11-7	02503	chop147 2022-11-7 11:55
[原创] 180-65nm pcie IP	wang21202 2022-11-5	02113	wang21202 2022-11-5 23:51
[求助] 求助formality问题	lovegy 2022-11-5	01223	lovegy 2022-11-5 20:52
[招聘] 车规芯片黑马强势出击	lucas123 2022-11-4	02144	lucas123 2022-11-4 20:58
[求助] PT功能功耗分析，averaged模式和time_based模式下total power不一致	一颗菜芯 2022-11-3	52274	一颗菜芯 2022-11-4 15:06
[求助] 异步处理逻辑实测有个异常，请各位帮忙分析	Kingdoms_Guo 2022-11-4	22276	xiaojia102003 2022-11-4 13:58
[求助] 请教菊花链的CHIPSCOPE	djqlyy2922 2022-10-31	52574	innovation 2022-11-4 13:04
[求助] 请教一下CHIPSCOPE抓波形的问题	djqlyy2922 2022-11-1	32151	djqlyy2922 2022-11-4 11:34
[求助] 多层mux时钟选择电路如何移植到FPGA？	rv_1101 2022-10-29	42585	rv_1101 2022-11-4 10:57
[原创] Need Synopsys Primetime 2018	prabakaran_vlsi 2021-9-7	22838	皓辰 2022-11-4 10:49
[原创] 千兆网项目课说明书	chop147 2022-11-4	01898	chop147 2022-11-4 09:53
[求助] 求助，SPI从机verilog编码 ...2	xjtujie 2013-9-30	1215566	燕南飞 2022-11-4 09:27
[求助] mbist时钟插入	Echo-绘梨衣 2022-9-27	52844	1016958509 2022-11-3 20:34
[求助] PT后保存的.sdf文件中无typ值，求解决办法	1027199631 2016-5-6	13146	ccccherish 2022-11-3 19:25
[求助] 关于spi cpol 和 cpha 四种模式 ...2	小稀 2017-12-15	137085	Captain_Rail 2022-11-3 16:35
[求助] APB为什么要划分setup和access了两个阶段	雨中有座沧浪亭 2022-8-15	32639	jgwdnb 2022-11-3 16:16
[原创] LATTICE 一拖八离线下载器	chenlidong 2022-11-2	12627	chenlidong 2022-11-3 14:12
[求助] vivado遇到的问题 please specify a valid QuestaSim directory name	zhangye 2022-11-2	22393	zhangye 2022-11-3 09:46
[原创] VCD2VEC perl 脚本 ...2	warmheard 2012-4-3	1312743	xieerman1 2022-11-3 08:42
[求助] liberate在执行.tcl文件的时候出现too many nested evaluations(infinite loop?)	xbuilder 2022-9-1	33100	Pangzi_yrj 2022-11-2 15:39
[求助] 时序约束中的约束值是如何确定的	zane_z 2022-11-2	01963	zane_z 2022-11-2 14:08
[求助] 32bit×32bit高速乘法器verilog设计 - [悬赏 100 信元资产]	开心的彭彭 2022-10-31	12612	niuniu4 2022-11-1 15:57
[求助] VHDL项目如何使用SVA,不能集成到design code里面吗？	温柔阴影 2022-10-31	01825	温柔阴影 2022-10-31 16:20
[求助] ARM烧写FPGA程序的一个问题	djqlyy2922 2022-10-31	01983	djqlyy2922 2022-10-31 13:22
[求助] VIP的问题	ICJJ 2022-10-26	42591	ICJJ 2022-10-31 11:27
[求助] 跪求有支持outstanding和乱序以及interliving的AXI的代码，想学习一下	alliswell022 2022-10-31	01521	alliswell022 2022-10-31 10:14
[原创] 明德扬——JESD 204B 课介绍	chop147 2022-10-31	02575	chop147 2022-10-31 09:57
[求助] Verilog模块间传输数据的使能信号用电平信号还是脉冲信号呢？	WindsLike 2022-10-24	32583	WindsLike 2022-10-31 08:42
[资料] 逻辑电路设计DE2-115实战宝典 ...2 3	平凡的足迹 2014-5-22	2716466	hchen0730 2022-10-30 17:09
[求助] 请教一下两种FPGA系列烧写的差异	djqlyy2922 2022-10-28	12007	RayZyl 2022-10-30 10:42
[求助] 初学者请教关于开发板的问题，哪一家的zynq开发板教程做得比较好？	xinkewei 2022-10-10	32595	dodoee 2022-10-29 22:25

1 ... 99 100 101 102103104 105 106 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31344|排名: 7

快速发帖

浏览过的版块

站长推荐 /2