在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1662|回复: 4

[求助] 多层mux时钟选择电路如何移植到FPGA?

[复制链接]
发表于 2022-10-29 11:00:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
单层MUX时钟选择可以使用 vivado BUFGMUX_CTRL 来替换
多层MUX串联的时钟选择电路 也是用BUFGMUX_CTRL 替换就报错了
[Place 30-120] Sub-optimal placement for a BUFG-BUFG cascade pair.

各位大佬,有什么好的处理方法吗?


发表于 2022-10-30 09:12:33 | 显示全部楼层
最後一級再用BUFG?其餘用一般邏輯
发表于 2022-10-31 15:42:59 | 显示全部楼层
二楼正解
 楼主| 发表于 2022-11-4 10:54:17 | 显示全部楼层


jasper0608 发表于 2022-10-30 09:12
最後一級再用BUFG?其餘用一般邏輯


多谢!
 楼主| 发表于 2022-11-4 10:57:42 | 显示全部楼层


多谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 18:07 , Processed in 0.016027 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表