设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › mbist时钟插入

发新帖

查看: 1989|回复: 5

[求助] mbist时钟插入

发表于 2022-9-27 11:17:46 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在做mbist的时候，我想要加一个主时钟四分频的模块，为什么加了add_clocks命令时钟也加不上呀

这是写好的四分频模块，

然后我直接通过实例化加入到了设计文件里

后面我直接用一个命令将clk_out设置为主时钟的四分频，也是一样的结果，已经不知道怎末办了

结果主时钟加不上，但是如果不连接这个模块，用add_clock就可以加上时钟，想请教一下这种情况是什么原因，急急急

图片.png

图片.png

图片.png

图片.png

图片.png

图片.png

回复

楼主| 发表于 2022-9-27 11:19:31 | 显示全部楼层

只要加入了分频模块，主时钟就加不上，不知道是什么原因了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-9-27 11:44:10 | 显示全部楼层

你说的加不上报从什么错误信息？ report_clock 有你加的4分频clock吗

回复支持反对

楼主| 发表于 2022-9-29 10:02:11 | 显示全部楼层

guiqix 发表于 2022-9-27 11:44
你说的加不上报从什么错误信息？ report_clock 有你加的4分频clock吗

有的

图片.png

就是最后仿真过不了，显示没有时钟通过四分频的输入

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2022-9-29 14:48:25 | 显示全部楼层

guiqix 发表于 2022-9-27 11:44
你说的加不上报从什么错误信息？ report_clock 有你加的4分频clock吗

图片.png

extract_icl时会报时钟错误，但是我在前面声明了add_clock gephy_clk_125m -period 8ns,也把DFT_MODE约束为1，所以不知道该怎末解决了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-11-3 20:34:11 | 显示全部楼层

Echo-绘梨衣发表于 2022-9-29 14:48
extract_icl时会报时钟错误，但是我在前面声明了add_clock gephy_clk_125m -period 8ns,也把DFT_MODE约束 ...

你是怎么约束的DFT_MODE，不能只是add_pin_constraints，工具trace时钟的时候，这个constraint给不了状态，内部还是认为时钟没接上；
之前用工具直接产生控制逻辑，这部分逻辑当MBIST启动的时候，会将Mux选到前面声明过的内部时钟；

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 02:23 , Processed in 0.020435 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表