设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 32bit×32bit高速乘法器verilog设计
返回列表 发新帖
查看: 1567|回复: 1

[求助] 32bit×32bit高速乘法器verilog设计

[复制链接]
开心的彭彭
发表于 2022-10-31 19:45:59 | 显示全部楼层 |阅读模式
100资产
最近在做一个32bit*32bit的高速乘法器设计，具体设计的频率要达到2.5GHz左右，不知道论坛里面的大佬有没有人做过这样的设计，或者是有推荐的方法！！
欢迎大家不吝赐教！！！
回复

举报

niuniu4
发表于 2022-11-1 15:57:16 | 显示全部楼层
*
Designware
EETOP创芯人才网简历投递入口
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:50 , Processed in 0.013193 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表