EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31121|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 98 99 100 101102103 104 105 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于can控制器ip核的解读 - [阅读权限 255] ...2 3	燕南飞 2019-3-26	203272	thjan65 2022-7-26 22:43
[资料] VTWO	lancerone 2022-7-26	02140	lancerone 2022-7-26 22:41
[求助] ICC输出版图，在Calibre LVS中出现VDD和VSS短路	xiaojie_nwpu 2022-7-26	01628	xiaojie_nwpu 2022-7-26 16:41
[求助] 新手关于verdi的几个疑惑	wsdgja 2020-9-3	55633	kl_upc 2022-7-26 15:27
[求助] DFT的覆盖率	ningyuan198 2022-7-25	22919	ningyuan198 2022-7-26 11:40
[求助] 求助！新手提问异步复位的问题！ ...2	liyuqi1128 2022-7-26	124675	vin3ent 2022-7-26 10:51
[求助] 请问下大家，工程实践中亚稳态是不是通常发生在跳变沿对齐	come_on_sn 2022-1-21	82574	come_on_sn 2022-7-26 09:59
[求助] 请问分别基于RTL和网表仿真时，tb的区别	JChenne 2022-7-24	22201	gaurson 2022-7-25 18:07
[求助] 随路时钟？	追乐人66 2022-7-23	33777	Love24 2022-7-25 11:19
[求助] 编写eeprom读写的一个小问题 ...2	余晖尽落 2015-12-3	106385	林志杰 2022-7-25 10:36
[原创] 标准单元驱动能力	Leon.sl 2022-7-24	42516	Leon.sl 2022-7-25 09:44
[求助] tcl脚本里，如何实现 set a[split $b [ ], 即以[ 分割$b, 尝试了转义，但发现没用	超超0508 2022-7-21	72327	超超0508 2022-7-25 09:38
[求助] Looking for VERILOG-XL 2.0.1 license for sun4 platform.	ashish 2022-7-25	02167	ashish 2022-7-25 02:12
[求助] verilog代码design_vision导入失败 - [已解决]	顾北 2022-7-23	42076	ashish 2022-7-25 01:55
[求助] assign赋值reg	雨中有座沧浪亭 2022-7-23	32349	雨中有座沧浪亭 2022-7-24 22:46
[资料] c++资料	lancerone 2022-7-24	02210	lancerone 2022-7-24 22:34
[资料] 数字IC设计开发画时序图的好工具 ...2	艾艾小阳 2022-6-4	124752	leb925 2022-7-23 22:55
[求助] 怎么学习matlab代码来实现pipeline adc的行为建模	Aeternum 2022-7-22	01747	Aeternum 2022-7-22 20:22
[求助] 求助！！关于DC中时序约束SDC的疑问	三岁就十分拽 2022-7-11	62504	三岁就十分拽 2022-7-22 16:52
[资料] 明德扬基于XILINX K7核心板325T/410T	chop147 2022-7-22	02254	chop147 2022-7-22 10:46
[资料] fifo资料	lancerone 2022-7-6	62643	lans0625 2022-7-22 09:07
[求助] 请教如何在modelsim里如何进行例化模块内的inout信号的仿真？ - [已解决]	磁轨炮 2022-7-7	72387	jfeta 2022-7-22 06:12
[资料] FPGA高级时序约束 ...2 3	wangheping123 2019-2-9	2410561	jfeta 2022-7-22 05:51
[求助] 是否有工具支持将可综合systemverilog直接转为Verilog？ - [悬赏 100 信元资产]	hellcer 2022-7-21	52858	轩辕志瑜 2022-7-22 01:54
[讨论] 问问大家否怎么使用time designer的？感觉用timegen很方便	cgssuccess 2013-9-21	912696	Topiler 2022-7-21 19:39
[求助] 请问ISE综合以后，看资源占用，主要是查看综合报告哪一项？	ttxs2009 2014-8-28	419521	fengbohan1 2022-7-21 15:57
[讨论] 串并转换写成移位寄存器还是寻址寄存器比较好？ ...2	cqugjw 2013-6-28	118695	fengbohan1 2022-7-21 15:03
[求助] 请教一个FPGA读写DDR2的问题	djqlyy2922 2022-7-21	11711	jinj198908 2022-7-21 13:09
[原创] cdc	kevin.yang0922 2021-6-9	32714	jfeta 2022-7-21 06:19
请教一个跨时钟域的后仿问题 ...2 3 4 5 6..8	vlog 2006-11-14	7434566	qq787766401 2022-7-20 11:52
[求助] soc	小光头请多指教 2022-7-19	02127	小光头请多指教 2022-7-19 20:36
[求助] 求助位宽计算	ztseng 2022-7-12	42543	ztseng 2022-7-19 11:37
[求助] vivado 例化dds ip核时 dds输出是定值	追乐人66 2022-7-18	92471	追乐人66 2022-7-19 11:30
[讨论] 对clock设置set_clock_transition与时序分析	wangxuede220 2011-6-14	619160	背对背拥抱 2022-7-18 14:30
[求助] 求大佬	追乐人66 2022-7-16	12069	fengbohan1 2022-7-18 12:08

1 ... 98 99 100 101102103 104 105 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31121|排名: 17

快速发帖

浏览过的版块

站长推荐 /1