在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] [求助]有关于verilog中#延时符号的问题 喵咪呼噜love 2015-9-17 94702 Tony0229 2022-6-23 08:59
[求助] faltten SDC对于前端来说怎么获得呢? Bradji 2022-6-19 93803 Bradji 2022-6-22 21:24
[原创] 浮点指令问题 sgzjj 2022-6-21 32225 sgzjj 2022-6-22 14:13
[求助] 数模混仿、扫描链。 qq1656313299 2022-6-20 62567 peiyaoli 2022-6-21 23:50
问问关于matlab里面FDATool生成verilog代码的问题 wqy1985 2009-5-5 98685 geniuswww 2022-6-21 22:22
[求助] 时序约束常识问题 attach_img  ...2 菜鸟学习fpga 2022-6-15 1136728 黑桃ACE 2022-6-21 21:37
悬赏 [求助] 各位前辈,请教一下关于AXI总线的问题。 新人帖 - [悬赏 50 信元资产] attach_img sgzjj 2022-4-10 43859 sgzjj 2022-6-21 17:08
[求助] 如何提高数字设计能力? cccg 2022-6-10 12147 zhouninz 2022-6-21 06:40
[求助] 求助vcs仿真xilinx的库的问题 attach_img gui401 2017-11-22 76823 盘古大帝 2022-6-20 16:49
[求助] AXI中的outstanding lhw123 2019-11-15 610262 霍无醉 2022-6-20 12:53
[求助] Verilog顶层 皓辰 2022-5-29 35901 皓辰 2022-6-17 15:06
[求助] FPGA的时序仿真(后仿真)真的有必要吗? 新人帖  ...2 the_start 2019-10-25 176867 yuanqidefeng 2022-6-17 11:32
[求助] 求助vivado下如何使用AXI-lite 自定义IP读取slave的数据 jeoy_z 2016-4-28 45750 samzhuangdream 2022-6-16 16:43
[求助] 求助 追乐人66 2022-6-15 12912 eric_firebird 2022-6-16 08:53
[求助] DC综合的时候 IC未入门的小波 2021-12-5 14308 serena.yao 2022-6-16 01:41
[求助] spyglass Read Design Read 出错 nanfeng237 2017-7-31 63951 Xx西西 2022-6-15 15:43
悬赏 [求助] PCIe 6.0 flit Retry 求助.flit mode 没有看懂,还有flit ack 和 nak 是怎么发送啊 - [悬赏 10 信元资产] 暗夜之魔鬼 2022-6-15 03117 暗夜之魔鬼 2022-6-15 13:51
悬赏 [求助] 如何查看VCS compile后生效的verilog define - [已解决] attach_img wutianqiao1992 2022-6-12 42598 ashish 2022-6-14 17:09
[求助] simvision 波形文件几个信号no value attach_img 宋晨 2020-4-17 54193 zhouninz 2022-6-14 02:54
[求助] USB3.0是不是没有固定的帧周期? dqwuf2008 2022-6-13 02167 dqwuf2008 2022-6-13 16:23
[资料] verilog14时间信号赋值语句 attachment lancerone 2022-6-12 02042 lancerone 2022-6-12 21:35
[求助] 求集成电路设计导论第二版课后答案 icyao 2022-6-11 01811 icyao 2022-6-11 22:28
[资料] AHB DMA databook attachment daxueliujisheng 2022-6-11 02967 daxueliujisheng 2022-6-11 19:19
[原创] AURORA 遇到一个百年难遇的问题  ...2 ykq19880104 2016-3-16 129145 emesjx 2022-6-11 09:28
[求助] 延时链的选择逻辑被优化掉 attach_img  ...2 494693243 2022-5-27 103915 qq2007go 2022-6-10 22:06
[求助] 大神帮帮忙,smic 40nmll工艺库中各文件夹是做什么的 attach_img  ...2 zeaprx 2018-3-20 118302 弗兰明 2022-6-10 22:01
[求助] 关于Sigma-delta ADC的系统级设计以及数字部分实现 attachment  ...234 wanglscool 2012-1-8 3714243 i_test 2022-6-10 15:26
[原创] HDMI2.1 TX与RX FPGA眼图测试 新人帖 attach_img huchl 2022-6-6 12173 huchl 2022-6-9 08:59
[求助] 用spyglass做cdc检查报错 attach_img sxg1647606637 2022-5-30 93198 sxg1647606637 2022-6-8 17:01
[求助] AHB协议 QYiran 2022-6-8 12852 Love24 2022-6-8 16:10
[求助] 【求助】verdi -f -ssf command not found ——verdi无法添加代码和波形 新人帖 attach_img hyxhyx 2022-5-31 52983 hyxhyx 2022-6-7 21:04
[求助] verilog编译问题 小兔子宝宝哒 2022-6-7 01825 小兔子宝宝哒 2022-6-7 13:44
[求助] AMS仿照别人的Verilog代码,第一步就出现问题,请问有没有大神告知一下 attach_img penghe666 2022-6-6 11446 penghe666 2022-6-6 16:08
[求助] UART 中的通用性具体指的是什么意思呢? come_on_sn 2022-6-6 21993 come_on_sn 2022-6-6 10:22
[求助] PCIE PIO读写很多次时出错 新人帖 RayZyl 2022-4-30 22205 天堂海豚 2022-6-6 09:57
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-21 23:15 , Processed in 0.029707 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块