在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1644|回复: 2

[求助] FPGA SIGNALTAP

[复制链接]
发表于 2022-4-13 15:29:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问:在signal tap ii上抓状态机波形,出现了我没有定义过的状态是什么原因?
感谢!
发表于 2022-4-13 19:02:36 | 显示全部楼层
发个图
 楼主| 发表于 2022-11-21 14:59:35 | 显示全部楼层


我现在没有图片了,大概就是状态机里面没有定义过4‘b1000,到4’b0110就结束了,但是在波形上看到状态跳转的时候从4'b0101跳转到4'b1000。原来状态机所在的模块内使用了时钟A,时钟A是通过模块2生成的,但是是与模块2中的全局时钟B相同的。我将时钟A用时钟B替换,这个问题再没有出现过,不太清楚时钟经过这样的处理之后会不会令状态机跑到没有定义过的状态。


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:59 , Processed in 0.014653 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表