设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (166) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31037|排名: 14 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] PCIE RC和EP Ground_lan 2016-8-16 914630 masaka_xlw 2022-3-25 04:29
[资料] TCL脚本学习资料 attachment  ...23456..8 yy00668 2016-9-10 7030635 最爱吃饺子 2022-3-24 14:31
[求助] gv文件是什么鬼？ jmjmjm123 2020-11-9 55289 roc2007 2022-3-24 00:20
[求助] 请教下，nlint和verdi VCS软件的license环境变量如何配置？ attach_img  ...2 american007 2018-4-9 169031 hyperpicc 2022-3-23 22:28
[求助] 联合Modesim仿真失败 attach_img 黄焖鸡 2022-3-23 01393 黄焖鸡 2022-3-23 17:16
[求助] SDP阶段和FDP阶段是什么意思 1252005989 2022-3-12 23345 macal 2022-3-23 10:21
[求助] 上华0.5um工艺库使用 attach_img 自由落体的虹 2022-3-17 32257 gjy1095481875 2022-3-23 09:55
[活动] AMD FPGA+MathWork联合直播：从MATLAB/Simulink到HDL，基于模型的FPGA/SoC设计 attach_img jackzhang 2022-3-22 13068 yaoqing88 2022-3-23 02:20
[求助] Verilog testbench中将一个initial begin end块写到一个独立的.v文件时的问题 xcxfly 2016-4-26 86680 gerry1812 2022-3-22 12:28
[求助] 新手请教，如何在Quartus使用SDC 打印出所有的 port？ yungchan 2022-3-21 11880 A1985 2022-3-21 22:25
[讨论] 这个信号需要做跨时钟域处理吗 王之凡 2022-3-21 31864 王之凡 2022-3-21 19:27
[求助] 有关在linux下安装cadence IC616 cws1228 2017-1-18 23593 569823046 2022-3-21 15:45
悬赏 [求助] Quartus HLS如何支持cyclone IV类型的器件 - [悬赏 100 信元资产] LuiLui 2022-3-20 02023 LuiLui 2022-3-20 10:39
[求助] SYNPLIFY 约束设置 attach_img sss08_leon 2022-3-10 12084 IC.Michael 2022-3-19 22:39
悬赏 [求助] 计算机组成与体系结构：性能设计(原书第10版) 中文 - [悬赏 500 信元资产] onearangel 2022-3-9 32549 y23angchen 2022-3-18 16:07
[求助] 使用FOR例化多个ELSE IF语法报错，请问哪里写错了？ 新人帖 attach_img guidoahead 2022-2-24 62091 mrlong 2022-3-18 11:23
[求助] spyglass脚本运行完后，查看哪些报告来确定系统时钟有没有问题？ melinda_li 2022-3-3 11369 mrlong 2022-3-18 11:17
[求助] 如何用vivado进行非2次幂的DFT 新人帖 lee1998 2022-3-10 11966 fangll 2022-3-18 10:11
[求助] vivado工程使用VCS仿真报错 attach_img arle 2022-1-28 32458 junnit 2022-3-17 23:46
[求助] 形式化验证问题请教 zhang9yeah 2022-1-9 52696 zyffpga 2022-3-17 15:58
[求助] vivado调用sdk通过run configuration烧写和通过program jtag烧写什么区别 851018986 2022-3-17 01333 851018986 2022-3-17 15:18
[原创] 基于ZYNQ+ ADRV9009 频谱监测接收机设计与实现 新人帖 mr.zhu 2022-3-17 02953 mr.zhu 2022-3-17 09:49
[求助] 数字标准单元库里面是否有三态门单元呢？想在virtuoso调用三态门单元. uzljuljz 2022-3-17 01084 uzljuljz 2022-3-17 09:26
[原创] timing_closure_ECP3_FAE_training attachment supermanqc 2012-9-4 42514 zyffpga 2022-3-16 14:57
[资料] Xilinx 第三方 RAID IP  ...2 iter_1 2017-5-16 115662 goodhope 2022-3-16 08:49
.tdf是什么文件？ jearome 2006-9-27 617410 suma5213 2022-3-15 09:50
[求助] 使用串口调试软件发送连续字符时，为什么要用空格呢？ attach_img come_on_sn 2022-3-14 01571 come_on_sn 2022-3-14 23:45
[求助] 求modelsim官网软件下载方法！ 新人帖 13880226409 2022-3-14 12059 xiaoxiaochen 2022-3-14 23:20
[求助] 外包项目-有意者私信我 kikazzx 2022-3-14 02203 kikazzx 2022-3-14 11:12
悬赏 [求助] UPF 仿真，Analog的GND 变成 1 - [悬赏 1000 信元资产] attach_img wrhwindboy 2022-2-28 22186 wrhwindboy 2022-3-14 09:08
[求助] Seeking encrypted IP from Cadence dogor1 2020-10-28 52391 indianlions1 2022-3-13 16:27
[求助] 芯片在原有基础上增加功能的话，如何估计增加多大面积 xvb13135 2022-3-12 42117 gerry1812 2022-3-13 15:50
[求助] DC综合问题 attach_img GalaxyKevin 2021-6-15 32592 xbuilder 2022-3-11 19:51
[原创] FPGA-VIP视频工程开发连载1——DDR2控制器 attach_img digest rousong1989 2014-12-1 65017 zh1884561 2022-3-11 16:54
[原创] 请教一个综合问题（set_min_library如何两个时序库同时加载） echoluqi 2011-9-7 67025 mila07 2022-3-11 16:10
下一页 »
1 ...106107108109110111112113... 887下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-24 00:26 , Processed in 0.029948 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块