在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2040|回复: 5

[求助] 是否有工具支持将可综合systemverilog直接转为Verilog?

[复制链接]
发表于 2022-7-21 14:13:52 | 显示全部楼层 |阅读模式
100资产
systemverilog完全按照可综合方式写成,vcs和DC均无问题。
github上有一个开源的sv2v,一直是0.9版本,我要转换的项目很复杂,一堆interface、package,用那玩意没什么信心
有没有成熟的商业软件有这个功能呢?

 楼主| 发表于 2022-7-21 14:26:37 | 显示全部楼层
顶一下
 楼主| 发表于 2022-7-21 16:19:32 | 显示全部楼层
求助求助~~
发表于 2022-7-21 18:31:07 | 显示全部楼层
为啥开源没有信心,商用的很多都是开源衍生品。
发表于 2022-7-22 01:49:35 | 显示全部楼层
S家和C家的工具是可以用systemverilog综合出网表的为啥还要转成verilog?
发表于 2022-7-22 01:54:04 | 显示全部楼层
本帖最后由 轩辕志瑜 于 2022-7-22 01:59 编辑

这个项目是否用过 https://github.com/fukatani/systemverilog2verilog你也可以找一些 systemverilog 和 verilog都能用的中间语言项目,先把systemverilog转成中间语言然后再把中间语言转成verilog
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:47 , Processed in 0.017552 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表