请教一个跨时钟域的后仿问题

amin2008 · 发表于 2008-9-5 20:35:53

学习了

fayfay521 · 发表于 2008-9-12 12:14:54

学习了。。。。。。

aliaoshaer · 发表于 2008-9-12 12:19:52

我也遇到过这样的问题，
跨时钟域信号传递，一般要用时钟拍至少两拍，这样做才能避免信号传递错误

tjaiwxc · 发表于 2008-9-13 19:13:25

首先要从RTL设计上保证CDC问题,单根信号的同步,总线型信号的同步,同步信号在新的时钟域逻辑交叉的问题,正确的握手电路,异步FIFO等,确认你正确处理了这些情况
后仿的时候就可以不关心这些路径的时序问题了

jasper1949 · 发表于 2008-9-28 08:19:54

确认你的设计做过同步处理的。simulator里面的x check关掉针对这个部分。就可以了。

toolgread · 发表于 2008-10-2 09:54:35

针对发生X的电路分析看是不是你需要的设计如果确定是可以请后段帮忙乔一下

wllee · 发表于 2008-10-3 10:29:39

若是post-sim, 那就一定要 fix 這些問題(手動或用tool fix都可)

lgechao · 发表于 2008-10-3 15:55:12

原帖由 vlog 于 2006-11-16 08:02 发表

 登录/注册后可看大图

对于cdc的问题，在rtl中有本地clk打了2拍，然后才使用。相信很多人也是这么做的。但是，后仿一定能仿出不定态。

通常的做法是把同步器（一般是两级同步器）中第一个寄存器的setup和hold检查设为0就可以了。

lgechao · 发表于 2008-10-3 15:56:29

原帖由 vlog 于 2006-11-16 08:02 发表

 登录/注册后可看大图

对于cdc的问题，在rtl中有本地clk打了2拍，然后才使用。相信很多人也是这么做的。但是，后仿一定能仿出不定态。

通常的做法是把同步器中（一般是两级同步器）的第一个寄存器的setup/hold检查设为0就可以了。

jamselee7395 · 发表于 2008-10-5 01:20:30

设计的时候,要考虑跨时钟问题.在设计中消除这个问题.

修改代码最保险