在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: vlog

请教一个跨时钟域的后仿问题

[复制链接]
发表于 2006-12-2 15:03:06 | 显示全部楼层
kankankankankananaknak
发表于 2007-1-8 13:53:14 | 显示全部楼层
for ncsim or ncverilog, use .tfile.   check ncsim's manual
发表于 2007-1-16 18:09:19 | 显示全部楼层
多谢,正需要
发表于 2007-12-31 18:10:16 | 显示全部楼层
KAKANKAN
发表于 2008-1-2 12:33:39 | 显示全部楼层
大家说的都不错,背后的基本原理大家都学过,就是实际用的时候不知道怎么办,
我想大家都应该练一练如果没有别人作法时自己如何想到解决方法,真正活学活用
发表于 2008-1-4 17:36:18 | 显示全部楼层

this paper is good!

this paper is good!
发表于 2008-1-6 20:37:25 | 显示全部楼层
注意把CDC和后仿分开看。CDC是检查异步时钟域是否存在问题。后仿在异步时钟域处应该在DC做处理,取消不定态,保证后仿顺利进行。
发表于 2008-1-15 14:36:13 | 显示全部楼层
嗯,只要在结构上保证了亚稳态不传播和功能正常,可以修改SDF以保证仿真的进行。
发表于 2008-1-15 14:37:27 | 显示全部楼层
可以修改SDF来保证仿真进行。
发表于 2008-1-16 15:23:58 | 显示全部楼层
只要保证rtl上对跨时钟域的时钟作了同步处理,就可以改sof中出错积存器的setup/hold time = 0,使仿真通过。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 22:01 , Processed in 0.020435 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表