求助！新手提问异步复位的问题！

liyuqi1128

刚开始学习FPGA，想知道以下代码
     ~~~~~~分割线~~~~~~~
always @(posedge clk or negedge rst_n) begin
    if(rst_n==1'b0)
     初始赋值巴拉巴拉
     ~~~~~~分割线~~~~~~~
想问一下各位大佬前辈，这种异步复位情况，如果在复位信号在下降沿被检测，那么此时 if(rst_n==1'b0) 这条语句是执行还是不执行呢？
实际上就是想问一下下降沿是0还是1   谢谢各位指教

kgdvfhpfss

这种异步复位信号一般是要做recovery time/removal time来避免你说的这种情况的。

liyuqi1128

kgdvfhpfss 发表于 2022-7-26 01:14
这种异步复位信号一般是要做recovery time/removal time来避免你说的这种情况的。 ...

你好 我查了一下recovery time/removal time这个好像是说复位信号释放的时候避免亚稳态问题的   但是复位下降沿检测的时候应该不存在这个问题呀

jinj198908

liyuqi1128 发表于 2022-7-26 08:23
你好 我查了一下recovery time/removal time这个好像是说复位信号释放的时候避免亚稳态问题的   但是复位 ...

同步释放是为了避免在时钟上升沿时出现复位信号的上升沿

hamandu

这个很明显啊，negedge rst_n就是在rst_n的下降沿，也就是rst_n由1变为0的那个沿，寄存器进入复位状态，直到rst_n变为1为止，但是在rst_n变为1的时候，需要满足recovery和removal的时序要求

jinj198908

这个代码对应的硬件电路是低电平的异步复位，不要用软件的思维来理解哪条语句执行哪条语句没执行

liyuqi1128

hamandu 发表于 2022-7-26 08:36
这个很明显啊，negedge rst_n就是在rst_n的下降沿，也就是rst_n由1变为0的那个沿，寄存器进入复位状态，直 ...

您说的非常好  但是我还是有个地方有点疑惑
您说negedge rst_n就是在rst_n的下降沿，也就是rst_n由1变为0的那个沿，寄存器进入复位状态
就是说检测到rst_n的下降沿，直接进入复位状态吗？
if(rst_n==1'b0)这条语句在检测到下降沿的时候不执行吗？

hamandu

liyuqi1128 发表于 2022-7-26 08:44
您说的非常好  但是我还是有个地方有点疑惑
您说negedge rst_n就是在rst_n的下降沿，也就是rst_n由1变 ...

执行啊，但这个执行不是软件上那种执行哦，一定要把软件思维和硬件思维区分开，要不然你会陷入混乱的

liyuqi1128

jinj198908 发表于 2022-7-26 08:42
这个代码对应的硬件电路是低电平的异步复位，不要用软件的思维来理解哪条语句执行哪条语句没执行 ...

谢谢您的指教  您的意思是说always @(posedge clk or negedge rst_n)
这条语句是低电平的异步复位吗
if(rst_n==1'b0) 这条只是时钟上升沿检测，跟复位信号下降沿无关？ 检测到复位信号下降沿直接复位吗？

liyuqi1128

hamandu 发表于 2022-7-26 08:49
执行啊，但这个执行不是软件上那种执行哦，一定要把软件思维和硬件思维区分开，要不然你会陷入混乱的
...

能请您再说详细一点吗 初入FPGA还不懂什么是硬件思维
但这个执行不是软件上那种执行哦  这个是什么意思呀