EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31122|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 109 110 111 112113114 115 116 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Dmux来实现多位宽信号跨时钟域同步的问题。谢谢 ...2	青阳尘 2017-5-21	1118667	九州客 2022-3-26 09:58
[求助] 求教USB HUB的问题	dqwuf2008 2022-3-25	02100	dqwuf2008 2022-3-25 09:13
[招聘] 3000元做个软件无线电任务、USRP\GNU RADIO，完成即可不坐班	chenwen3678 2022-3-17	52588	ww0439 2022-3-25 07:26
[求助] PCIE RC和EP	Ground_lan 2016-8-16	914984	masaka_xlw 2022-3-25 04:29
[资料] TCL脚本学习资料 ...2 3 4 5 6..8	yy00668 2016-9-10	7031758	最爱吃饺子 2022-3-24 14:31
[求助] gv文件是什么鬼？	jmjmjm123 2020-11-9	55416	roc2007 2022-3-24 00:20
[求助] 请教下，nlint和verdi VCS软件的license环境变量如何配置？ ...2	american007 2018-4-9	169314	hyperpicc 2022-3-23 22:28
[求助] 联合Modesim仿真失败	黄焖鸡 2022-3-23	01428	黄焖鸡 2022-3-23 17:16
[求助] SDP阶段和FDP阶段是什么意思	1252005989 2022-3-12	23578	macal 2022-3-23 10:21
[求助] 上华0.5um工艺库使用	自由落体的虹 2022-3-17	32369	gjy1095481875 2022-3-23 09:55
[活动] AMD FPGA+MathWork联合直播：从MATLAB/Simulink到HDL，基于模型的FPGA/SoC设计	jackzhang 2022-3-22	13223	yaoqing88 2022-3-23 02:20
[求助] Verilog testbench中将一个initial begin end块写到一个独立的.v文件时的问题	xcxfly 2016-4-26	86866	gerry1812 2022-3-22 12:28
[求助] 新手请教，如何在Quartus使用SDC 打印出所有的 port？	yungchan 2022-3-21	12026	A1985 2022-3-21 22:25
[讨论] 这个信号需要做跨时钟域处理吗	王之凡 2022-3-21	32010	王之凡 2022-3-21 19:27
[求助] 有关在linux下安装cadence IC616	cws1228 2017-1-18	23699	569823046 2022-3-21 15:45
[求助] Quartus HLS如何支持cyclone IV类型的器件 - [悬赏 100 信元资产]	LuiLui 2022-3-20	02100	LuiLui 2022-3-20 10:39
[求助] SYNPLIFY 约束设置	sss08_leon 2022-3-10	12226	IC.Michael 2022-3-19 22:39
[求助] 计算机组成与体系结构：性能设计(原书第10版) 中文 - [悬赏 500 信元资产]	onearangel 2022-3-9	32713	y23angchen 2022-3-18 16:07
[求助] 使用FOR例化多个ELSE IF语法报错，请问哪里写错了？	guidoahead 2022-2-24	62184	mrlong 2022-3-18 11:23
[求助] spyglass脚本运行完后，查看哪些报告来确定系统时钟有没有问题？	melinda_li 2022-3-3	11415	mrlong 2022-3-18 11:17
[求助] 如何用vivado进行非2次幂的DFT	lee1998 2022-3-10	12086	fangll 2022-3-18 10:11
[求助] vivado工程使用VCS仿真报错	arle 2022-1-28	32589	junnit 2022-3-17 23:46
[求助] 形式化验证问题请教	zhang9yeah 2022-1-9	52838	zyffpga 2022-3-17 15:58
[求助] vivado调用sdk通过run configuration烧写和通过program jtag烧写什么区别	851018986 2022-3-17	01387	851018986 2022-3-17 15:18
[原创] 基于ZYNQ+ ADRV9009 频谱监测接收机设计与实现	mr.zhu 2022-3-17	03308	mr.zhu 2022-3-17 09:49
[求助] 数字标准单元库里面是否有三态门单元呢？想在virtuoso调用三态门单元.	uzljuljz 2022-3-17	01141	uzljuljz 2022-3-17 09:26
[原创] timing_closure_ECP3_FAE_training	supermanqc 2012-9-4	42622	zyffpga 2022-3-16 14:57
[资料] Xilinx 第三方 RAID IP ...2	iter_1 2017-5-16	115957	goodhope 2022-3-16 08:49
.tdf是什么文件？	jearome 2006-9-27	617637	suma5213 2022-3-15 09:50
[求助] 使用串口调试软件发送连续字符时，为什么要用空格呢？	come_on_sn 2022-3-14	01631	come_on_sn 2022-3-14 23:45
[求助] 求modelsim官网软件下载方法！	13880226409 2022-3-14	12220	xiaoxiaochen 2022-3-14 23:20
[求助] 外包项目-有意者私信我	kikazzx 2022-3-14	02313	kikazzx 2022-3-14 11:12
[求助] UPF 仿真，Analog的GND 变成 1 - [悬赏 1000 信元资产]	wrhwindboy 2022-2-28	22337	wrhwindboy 2022-3-14 09:08
[求助] Seeking encrypted IP from Cadence	dogor1 2020-10-28	52462	indianlions1 2022-3-13 16:27
[求助] 芯片在原有基础上增加功能的话，如何估计增加多大面积	xvb13135 2022-3-12	42228	gerry1812 2022-3-13 15:50

1 ... 109 110 111 112113114 115 116 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31122|排名: 7

快速发帖

浏览过的版块

站长推荐 /1