EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 109 110 111 112113114 115 116 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 热门稀缺芯片	中航李生 2022-4-18	01665	中航李生 2022-4-18 18:00
synposys工具介绍	eetop 2007-12-23	03070	eetop 2022-4-18 16:36
[求助] 使用vcs对xilinx 进行后防出现width period 时序违例	IC新手 2022-4-13	22116	IC新手 2022-4-18 11:32
[转贴] Asynchronous FIFO Verilog Code	PayPal 2020-7-4	52775	vsop 2022-4-17 17:59
[原创] reset既当reset用，也当作enable来用，可以吗？	badegg9 2022-4-17	01800	badegg9 2022-4-17 11:29
[求助] DC综合出的网表有问题	615181639 2022-4-16	01981	615181639 2022-4-16 23:45
[求助] 手搭T触发器遇到的问题，救救孩子吧	CheetahOne 2022-3-9	22656	CheetahOne 2022-4-16 10:19
[求助] EP32 RISC Processor IP: Description and Implementation into FPGA	ashish 2022-4-16	01749	ashish 2022-4-16 04:38
[求助] primetime extract_mode 是否需要设置time_derate	教父 2022-4-15	01851	教父 2022-4-15 15:10
[求助] synopsys_checksum	yalida 2022-4-15	02869	yalida 2022-4-15 11:34
[求助] dc ELAB-302 RTL的问题请看看怎么修改不影响逻辑，能过vcs	fxkic 2022-4-14	32855	fxkic 2022-4-15 09:45
[求助] QuestaSIM仿真过程中如何用脚本改变parameter参数	qleenju 2022-3-29	32234	qleenju 2022-4-15 09:02
[原创] DE2-115引脚分配tcl脚本	Pasingen 2021-7-10	22980	icwqz 2022-4-14 21:17
[求助] multi Bit cell 在什么工艺库中才有，是比较先进的库才有吗？	温柔阴影 2022-4-14	01924	温柔阴影 2022-4-14 15:17
[求助] msi001 IQ解调	chrispood 2022-4-12	22305	chrispood 2022-4-14 14:39
[原创] ARM行业研究框架	NeverLazyThu 2022-4-10	62642	Ralphjh 2022-4-14 11:10
[原创] 稀缺热门芯片	中航李生 2022-4-13	01549	中航李生 2022-4-13 20:16
[原创] ARM CPU及其PC和服务器应用	NeverLazyThu 2022-4-10	52795	im.leo 2022-4-13 16:12
[原创] 实现系统规模化的龙芯3号桥片设计与实现	NeverLazyThu 2022-4-10	42556	im.leo 2022-4-13 16:11
[原创] 万变不离其宗的异步FIFO面试（二）	wenhuajianyuan 2021-3-21	45273	愤斗的香蕉 2022-4-13 11:08
[求助] 工程实践中，建立保持时间slack为负的多少，就可能会影响电路工作的稳定性	come_on_sn 2022-4-4	31959	mrlong 2022-4-13 09:53
[求助] rom patch - [已解决]	勇敢的小牛 2022-4-12	14039	coolbear2021 2022-4-13 08:56
[求助] 不用PLL，用逻辑怎么产生两个相位错180°的2分频时钟呢？	come_on_sn 2022-4-10	42438	alhoceima111 2022-4-13 01:52
[求助] Vivado 或者脚本能否访问实时block ram的内容	447678263 2022-4-11	22023	447678263 2022-4-11 16:31
[求助] TimeQuest无错，时序仿真出现hold错误，如何解决	313008234 2013-1-18	68612	lzhxssel 2022-4-11 11:12
[资料] 很棒的介绍DC破解方法	yy00668 2016-9-10	12880	NeverLazyThu 2022-4-10 20:04
[资料] 2019年最新SERDES入门资料下载 ...2 3	christmasys 2020-2-11	2612625	NeverLazyThu 2022-4-10 20:00
[资料] 计算机体系结构基础第3版-胡伟武 ...2	apuapu 2021-11-26	106187	NeverLazyThu 2022-4-10 19:59
[求助] modelsim仿真时出现(vlog-2155) Global declarations are illegal 错误	gyc1204 2014-7-22	814921	jeffej 2022-4-10 19:24
[求助] 模9计数器实现简单的9分频计数器，占空比为5/9	come_on_sn 2022-4-5	22338	come_on_sn 2022-4-10 12:27
[求助] AMS仿真generate netlist出现问题 - [已解决]	最终守护你 2022-4-9	104277	amodaman 2022-4-9 21:46
[讨论] axi stream接口信号的产生	glace12123 2015-3-18	22847	jsls0701 2022-4-9 19:56
[其它] 求助，用zynq 实现pcie RC接nvme ssd,提示Master slverr	lmyapple 2017-7-23	24618	jsls0701 2022-4-9 19:43
请问：Modelsim在batch-mode下如何统计Coverage（急）?	echo_tt 2007-9-29	24225	jeffej 2022-4-8 16:58
[原创] Cadence仿真工具使用问题	Yeannis 2022-4-7	32508	Yeannis 2022-4-8 15:00

1 ... 109 110 111 112113114 115 116 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

快速发帖

浏览过的版块

站长推荐 /1