数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 109 110 111 112113114 115 116 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 求一个VC LP的安装包	三岁就十分拽 2022-6-29	01493	三岁就十分拽 2022-6-29 16:05
[资料] 求 VESA-DSC-1.2a协议文档	janlesion 2022-6-29	02827	janlesion 2022-6-29 15:18
[求助] quartus里面ALTFP_DIV和LPM_DIVDE这两个IP有什么区别？？？	最后的和弦 2018-9-29	36979	cindy_yao 2022-6-29 11:16
[求助] 請問數位設計 constraint的問題	wasailinla 2022-6-29	11985	jake 2022-6-29 11:08
[原创] verilog vscode拓展包 - [售价 10 信元资产]	lancerone 2022-6-28	21637	lancerone 2022-6-29 09:37
[求助] PCIE MSI/MSI-X中断	yhgaohaoa 2022-4-16	12671	guanxiang2009 2022-6-28 18:40
[原创] 数字设计小知识	ee_wang7788 2022-5-10	43554	冰镇小阔乐 2022-6-28 16:58
[原创] 基于MicroBlaze软核的嵌入式C编程经验总结精华1 ...2 3 4 5 6..15	FPGAASICII 2012-5-8	14760171	WWJun 2022-6-28 15:49
[求助] I2C 在设计同事眼里是同步还是异步	xuanyuanjianyun 2022-6-6	62897	jxyggg 2022-6-28 15:36
[求助] STA setup违例	timelover 2022-6-26	22287	navylin1 2022-6-28 08:03
[求助] 在soc中的security boot用到的aes加密的key和加密的counter-measure的设置一定需要接到efuse上吗？	赵旭东 2022-6-27	12558	shadoww 2022-6-27 16:56
[求助] DC约束报错，是代码错误还是库的错误	往生无量劫 2022-6-24	52914	往生无量劫 2022-6-26 20:13
[求助] SPYGLASS问题：ERROR[158]无法解决 - [悬赏 50 信元资产]	qq673222467 2022-6-26	02262	qq673222467 2022-6-26 09:58
[讨论] FPGA项目版本管理工具	weimeng4359 2016-8-1	35847	DerekXN 2022-6-25 07:32
[求助] Centos7服务器上新建的用户找不到modelism的license，其他用户能用	一颗菜芯 2022-6-14	62600	一颗菜芯 2022-6-24 17:42
[求助] design compiler问题求助！	zdr_uestc 2022-6-23	12358	xiaocat85 2022-6-23 23:07
[求助] VESA-DSC IP相关	xu_tingtxpy 2022-6-23	01851	xu_tingtxpy 2022-6-23 16:24
[求助] 求LPDDR5 spec 完整版	ht_lch 2022-6-17	22565	ht_lch 2022-6-23 15:46
[求助] 求一款画波形图的软件名字，名字的开头是t - [已解决]	朱辉燕 2016-9-29	54496	122013137 2022-6-23 09:04
[求助] [求助]有关于verilog中#延时符号的问题	喵咪呼噜love 2015-9-17	95028	Tony0229 2022-6-23 08:59
[原创] 浮点指令问题	sgzjj 2022-6-21	32597	sgzjj 2022-6-22 14:13
[求助] 数模混仿、扫描链。	qq1656313299 2022-6-20	63036	peiyaoli 2022-6-21 23:50
问问关于matlab里面FDATool生成verilog代码的问题	wqy1985 2009-5-5	99188	geniuswww 2022-6-21 22:22
[求助] 时序约束常识问题 ...2	菜鸟学习fpga 2022-6-15	1138059	黑桃ACE 2022-6-21 21:37
[求助] 各位前辈，请教一下关于AXI总线的问题。 - [悬赏 50 信元资产]	sgzjj 2022-4-10	44651	sgzjj 2022-6-21 17:08
[求助] 如何提高数字设计能力？	cccg 2022-6-10	12570	zhouninz 2022-6-21 06:40
[求助] 求助vcs仿真xilinx的库的问题	gui401 2017-11-22	78047	盘古大帝 2022-6-20 16:49
[求助] AXI中的outstanding	lhw123 2019-11-15	610876	霍无醉 2022-6-20 12:53
[求助] Verilog顶层	皓辰 2022-5-29	36243	皓辰 2022-6-17 15:06
[求助] FPGA的时序仿真（后仿真）真的有必要吗？ ...2	the_start 2019-10-25	177817	yuanqidefeng 2022-6-17 11:32
[求助] 求助vivado下如何使用AXI-lite 自定义IP读取slave的数据	jeoy_z 2016-4-28	46136	samzhuangdream 2022-6-16 16:43
[求助] 求助	追乐人66 2022-6-15	13427	eric_firebird 2022-6-16 08:53
[求助] DC综合的时候	IC未入门的小波 2021-12-5	15032	serena.yao 2022-6-16 01:41
[求助] spyglass Read Design Read 出错	nanfeng237 2017-7-31	64339	Xx西西 2022-6-15 15:43
[求助] PCIe 6.0 flit Retry 求助.flit mode 没有看懂，还有flit ack 和 nak 是怎么发送啊 - [悬赏 10 信元资产]	暗夜之魔鬼 2022-6-15	03462	暗夜之魔鬼 2022-6-15 13:51

1 ... 109 110 111 112113114 115 116 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

快速发帖

浏览过的版块

站长推荐 /2