求助

追乐人66

verilog 不调用ip核如何实现
时钟频率 50MHz  产生 30MHz的时钟
要求：占空比50%  请问大佬怎么写这部分
分频比 = 50/30 = 1.66666666667
如果没有这个又怎样去写

个人感觉是无法实现的  纯数字电路

任意小数分频  但这是一个无限小数

如果用DDS的话：
fo = fclk*FW/2^N;
假设  N = 32 bit 计数器
那么  FW  = 30*2^N/50 =  一个小数
这样的话如何处理？？？

eric_firebird

小数分频可以接近，但时钟质量不会太好。