在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1153|回复: 3

[求助] 请问设计中如何使用latch

[复制链接]
发表于 2022-7-6 14:32:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问设计中如何使用latch?
发表于 2022-7-6 16:19:42 | 显示全部楼层
时钟门控?
 楼主| 发表于 2022-7-6 17:37:34 | 显示全部楼层


除了门控时钟, 其他的配置寄存器太多,也希望用latch,来减少gate count
发表于 2022-7-7 08:48:37 | 显示全部楼层
只要d端和en端的l时序满足latch要求就可以了,用语法写或者直接例化都可以,sta时会自动分析时序是否满足的。
另外,scan时一般把用scan_mode把en端接成定值,让latch处于直穿状态,可以提高点覆盖率。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 16:08 , Processed in 0.018607 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表