modelsim 门级仿真时序逻辑存在毛刺

磁轨炮 · 发表于 2022-7-1 10:04:53

jinj198908 发表于 2022-7-1 09:53
建议你先学一下数字电路的基础知识，毕竟FPGA属于硬件范畴

我有一丢丢基础，但是大神就指点一下嘛？或者您指点下我该看哪个方向，您提几个相关的名词就行

jinj198908 · 发表于 2022-7-1 10:53:15

磁轨炮发表于 2022-7-1 10:04
我有一丢丢基础，但是大神就指点一下嘛？或者您指点下我该看哪个方向，您提几个相关的名词就行
...

setup time ,hold time

磁轨炮 · 发表于 2022-7-1 13:11:02

jinj198908 发表于 2022-7-1 10:53
setup time ,hold time

谢谢大神

郑伟 · 发表于 2022-7-1 16:09:30

你这是后仿吧，门级网表的仿真，他会反标进去寄生参数，有噪声很正常，功能正常就可以，如果和rtl仿真一样，那才会有问题，说明反标不正确

磁轨炮 · 发表于 2022-7-4 09:28:39

郑伟发表于 2022-7-1 16:09
你这是后仿吧，门级网表的仿真，他会反标进去寄生参数，有噪声很正常，功能正常就可以，如果和rtl仿真一样 ...

好的，谢谢大神，是后仿真

[求助] modelsim 门级仿真时序逻辑存在毛刺