|

楼主 |
发表于 2022-5-21 10:52:29
|
显示全部楼层
以前工作經驗分享, 如果有誤, 請高手指正
VESA 定義 h-sync FP, BP, active, V-syn FP, BP, active , polarity, pixel clock 等.
chip 利用 pixel clock 偵測 hysnc, vsync FP, BP, active, polarity 決定 input mode. 並調整 output PLL clock.
同時以input clock rate 將input R/G/B image 寫入 line buffer.----求教,有点疑问,FP已经偏移了,chip怎么找到active数据的第一个有效dot呢?在FP相对RGB数据已经偏移的情况下(比如VESA要求FP是40,但是实际因为各种原因显示器端收到的FP是36),那么严格按照VESA协议解析,不是active image数据就会有丢像素点么?
經過 interpolation/decimation filter.
利用PLL clock 將data 從filter 讀出.
同時利用 output PLL clock 產生 LCD monitor 所需 hsync/vsync/DE. (需搭配LCD panel spec)
最後 經過 LVDS/TMDS/HDMI transmitter, 送出類比信號.
類比信號, 經由lcd monitor 內部之 receiver 解碼後, 變成R/G/B stream, 經 T-con 產生LCD panel 所需 HCLK, VCLK, ..
, Source/Gate driver 收到hclk, vclk, DE, .. 控制 LCD, 最終顯示在LCD screen 上
|
|