在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1896|回复: 2

[讨论] ic/fpga 低级问题

[复制链接]
发表于 2022-3-29 09:58:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 liteng1123 于 2022-4-21 02:09 编辑

1.nbit的a    a <= a + 1'b1 和 a <= a + n'b1有什么意想不到的区别?
2.小数分频的输出如果不是均匀的时钟,对系统有什么影响
3.为什么综合只会到门级,而不是cmos级
4.怎么理解NMOS衬底加负电压反而增大阈值电压Vt?
发表于 2022-3-29 13:44:56 | 显示全部楼层
1bit  Nbit

不均匀占空比的时钟输入给数字电路,时序约束不准确。 后端处理不好处理
 楼主| 发表于 2022-5-9 22:48:04 | 显示全部楼层
3.综合并不会只综合到门级,标准单元库中包含了很多奇奇怪怪的门,这些门可以直接由cmos电路实现,如一个四输入的门,可能仅用4对cmos管。而不是说像数电书上把他化成由很多个的与非门来做。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 10:37 , Processed in 0.014599 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表