EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 114 115 116 117118119 120 121 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[其它] 有工作经验的工程师请停下你的脚步	wang19871001 2021-10-19	33027	jackwei1987 2022-3-1 17:06
[求助] DC综合时出现not constrained（仅组合逻辑）	melinda_li 2022-2-24	42183	melinda_li 2022-3-1 11:05
[求助] 求自底向上综合的f参考low	mrlong 2022-3-1	12174	Lover_Momo 2022-3-1 11:01
[求助] nc dump fsdb	思慕悟言 2022-3-1	12405	思慕悟言 2022-3-1 09:51
[求助]xilinx ise6.0 的破解谁有	skyzhou 2005-1-20	54360	ahmad.reda2019 2022-2-28 16:40
[求助] xilinx idelaye2 使用请教	pigolo 2016-7-21	512071	RayZyl 2022-2-27 11:24
[原创] 使用systemc描述设计，用catapult综合的开发流程	mamba2410 2022-2-27	22052	xiaowuzxc 2022-2-27 10:59
[求助] vcs 调用xilinx 库	leopard520329 2014-5-19	43407	ahmad.reda2019 2022-2-26 19:21
[求助] vivado generate语法问题 - [已解决]	TUJzzz 2022-1-7	74963	ahmad.reda2019 2022-2-26 19:15
[求助] Xilinx mmcm drp 仿真OK，上板无法lock	hongfeng575 2018-6-8	23587	ahmad.reda2019 2022-2-26 16:38
[资料] Xilinx FPGA DCI的应用	liping09003 2014-12-17	53968	ahmad.reda2019 2022-2-26 16:27
[原创] 难道某些人可以合法地破解Xilinx的IP了？ ...2	innovation 2021-10-27	177491	ahmad.reda2019 2022-2-26 16:25
[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问 ...2 3 4 5 6..23	weijiaming 2014-3-31	22981583	heidong123 2022-2-26 11:40
[求助] 利用systemc描述设计，使用catapult进行综合的整个流程 - [悬赏 5 信元资产]	mamba2410 2022-2-25	12318	saipolo 2022-2-26 11:32
xilinx ppc440 modelsim仿真问题请教	tatata 2009-5-8	14705	ahmad.reda2019 2022-2-26 05:44
[求助] xilinx的XC7K325T的配置和LVDS问题，请教大家	gaosannashi 2016-9-26	25780	ahmad.reda2019 2022-2-26 04:39
[原创] 8051单片机verilog源码 ...2	lbzhu 2020-6-25	159410	icroad 2022-2-25 14:18
[求助] xilinx GTH clock correction问题	qmdong 2015-12-11	23166	Love24 2022-2-25 11:33
[解决] XILINX FPGA下载失败，release done bit is NOT 1	雪中月影 2015-3-24	35941	ahmad.reda2019 2022-2-25 07:16
[求助] xilinx spartan6 DDR3问题	yuchen5098 2016-9-20	22947	ahmad.reda2019 2022-2-24 23:42
[求助] 求助！！！Xilinx的data2mem工具使用	18842568746 2020-6-2	13369	ahmad.reda2019 2022-2-24 23:41
[求助] 有关xilinx FPGA发展的问题	lvfeihi 2018-1-9	12483	ahmad.reda2019 2022-2-24 23:38
[求助] xilinx fft核应用问题	cqm239 2010-4-6	14019	ahmad.reda2019 2022-2-24 23:36
[求助] DC综合后怎么自定义实例名（新手提问） - [悬赏 10 信元资产]	supercjq 2022-2-24	12153	supercjq 2022-2-24 14:43
[求助] vcs仿真时用到了BUFGMUX_CTRL原语, 怎么配置啊? ...2	xhd_233 2021-4-30	106045	ahmad.reda2019 2022-2-24 14:39
[求助] 请问如何查看vivado中的环境变量含义	hitten 2021-4-21	53467	ahmad.reda2019 2022-2-24 14:27
[求助] 加帧头帧尾怎么用verilog实现 - [悬赏 20 信元资产]	lbzhu 2020-6-28	97589	Love24 2022-2-24 11:10
[求助] 关于xilinx FPGA的 Configuration Memory的问题 - [悬赏 300 信元资产]	xduryan 2016-8-19	46563	xutao8 2022-2-24 10:33
[求助] 求助：Verilog顶层如何直接访问子模块的变量	wownga 2015-3-10	65720	TUJzzz 2022-2-24 10:13
[求助] Verilog信号合并问题请教	yungchan 2022-2-22	32250	yungchan 2022-2-24 09:31
[原创] 时钟树通过什么工具可以看到	夏尔 2022-2-23	52666	夏尔 2022-2-24 08:56
[活动] Xilinx开发者大会--Vivado 专场（线上）	jackzhang 2021-11-17	13548	ahmad.reda2019 2022-2-24 03:18
[求助] xilinx vivado时序仿真	happsky 2018-10-18	22598	ahmad.reda2019 2022-2-24 02:27
[求助] verilog底层信号引出问题 - [已解决]	TUJzzz 2022-2-23	74253	TUJzzz 2022-2-23 20:51
[求助] 可付费求安装candece 工具详细教程和资源	思慕悟言 2022-2-21	62203	sober279 2022-2-23 18:37

1 ... 114 115 116 117118119 120 121 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 55

快速发帖

浏览过的版块

站长推荐 /1