DC综合出的网表有问题

615181639

请问大家有遇到虚拟机DC综合的网表出问题的情况吗？我在虚拟机上用O-2018.06-SP1版本的dc_shell，进行compile_ultra编译，综合出来的网表进行+notimingcheck +nospecify的仿真，发现逻辑有问题，追踪网表发现可能是有一个与非门的逻辑综合成了或非。重新用compile编译，综合出来的网表逻辑就正确。
另外在服务器上M-2016.12-SP5版本的dc_shell，进行compile_ultra编译，综合出来的网表经过验证也是正确的。


这可能是什么原因呢？是虚拟机LIC的问题吗？但是compile_ultra编译的时候也没出任何的warning。。




做了更多方式的综合，补充一下
1. 虚拟机dc2018版本，采用compile_ultra编译，网表逻辑有问题（8个同样的例化模块，仅有一个模块的与非门综合成了或非门，其余7个正常）。
2. 虚拟机dc2018版本，采用compile编译，去除ultra的高级选项，综合网表逻辑正常。
3. 服务器dc2016版本，采用compile_ultra编译，网表逻辑正常。服务器采用compile编译没试过，应该也正常。
4. 虚拟机dc2016版本，采用compile_ultra编译，网表逻辑正常。
总结，在dc2018版本的compile_ultra编译情况下存在问题，其余都正常，难道是dc2018版本的问题？