EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 117 118 119 120121122 123 124 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 跪求除法器资料！	gateway91 2014-1-3	74347	badegg3 2022-1-25 18:49
[招聘] DPU芯片公司急招FPGA/ASIC设计验证人才，年薪150万内可谈	jimmy江 2021-7-13	53676	jimmy江 2022-1-25 15:59
[求助] vcs仿真hold为负数时DFF的Q端输出问题	易生 2020-11-18	83963	Lu_ 2022-1-24 19:36
[求助] 有没有大佬分享一个生成apb寄存器的脚本	心风绝影 2022-1-24	01808	心风绝影 2022-1-24 16:05
[求助] AHB的仲裁器求助	icxinren 2022-1-23	32505	dqwuf2008 2022-1-24 09:41
[求助] 中断控制器设计相关问题！	Jasonszm 2022-1-22	62203	Jasonszm 2022-1-24 09:35
[讨论] JESD204B ...2	EE826405848 2018-4-19	127657	黑桃ACE 2022-1-23 13:42
[资料] SDRAM时序控制技术文档 ...2 3 4 5	马玉奇 2016-11-24	4221257	knight197667 2022-1-23 11:43
[求助] centos7破解verdi2016失败	kgdqvfp 2022-1-21	12243	kgdqvfp 2022-1-22 22:15
[求助] dual port RAM 和 single port RAM 有何区别？	knight197667 2022-1-22	12581	国际米兰 2022-1-22 12:24
[求助] ICC做floorplan时的sliver size是如何转换为keepout的？	agumonx 2020-5-15	32636	agumonx 2022-1-22 08:39
[讨论] 求助：谁有Atmel串行I2C EEPROM的AT24C系列Verilog 模型啊？或者下载地址 ...2	丰满的芒果 2014-11-18	199432	luosuhua2008 2022-1-21 16:32
[求助] VCS的2014版以及往后的.spf文件用什么指令解压或者安装 ...2	qwer20 2017-2-28	107923	forlorm 2022-1-21 10:49
[求助] VMware打开Redhat系统卡在进度条进不了系统	Yeannis 2022-1-20	01832	Yeannis 2022-1-20 14:38
[求助] Vivado 下用户定义带参数化的IP核例化请教	chenpenghjh3 2022-1-14	12511	smarthb 2022-1-20 12:04
[讨论] 高频时钟同步的时钟与数据	ningyuan198 2022-1-13	83457	smarthb 2022-1-20 11:41
[原创] verilog中的escape \ 的signal通常用在什么情况下	EDAStar 2022-1-7	52800	EDAStar 2022-1-20 09:14
[求助] 中断控制器设计相关问题（中断向量） - [已解决]	Jasonszm 2022-1-13	52731	y23angchen 2022-1-19 16:35
[求助] xilinx的两三个bank不供电，是否会引起fpga工作不正常？	fkl523 2016-9-27	710030	afeionline 2022-1-19 14:29
[求助] VCS 仿真报错	sxg1647606637 2022-1-11	52576	sxg1647606637 2022-1-19 08:59
[求助] 大家有推荐的可以设置波特率的串口调试软件吗？	come_on_sn 2022-1-17	22017	come_on_sn 2022-1-18 23:16
[求助] 请教IDELAYCTRL的相关问题 ...2	djqlyy2922 2022-1-17	104836	innovation 2022-1-18 21:50
[求助] matlab hdlsetuptoolpath 设置请教	chenpenghjh3 2022-1-18	02179	chenpenghjh3 2022-1-18 09:32
[讨论] Visio中如何自动编号	1oveyy 2022-1-16	02354	1oveyy 2022-1-16 21:22
[资料] design compiler 入门详细步骤 ...2 3 4 5 6..7	princecity 2016-9-10	6225630	michael6172 2022-1-16 01:55
[求助] 关于Verilog语法的一点小困惑	come_on_sn 2022-1-10	42151	come_on_sn 2022-1-14 17:07
[求助] 算法移植出现问题	菜鸟学习fpga 2021-12-22	72763	菜鸟学习fpga 2022-1-14 16:01
[求助] innovus嵌套任务提交到集群的问题	thomas_qu 2022-1-14	02078	thomas_qu 2022-1-14 11:04
求助，DLL可以完全用verilog写吗？相关书籍推荐？ ...2	liandan 2008-6-24	1614485	dqwuf2008 2022-1-14 10:54
[求助] UVM实战第一个例子编译错误	啦啦啦123456 2022-1-12	21269	Zhangshuan 2022-1-13 20:54
[原创] AXI3.0接口模块与AXI4.0接口模块相连接需要注意什么？？？	52927605@qq.com 2018-9-27	12851	dqwuf2008 2022-1-13 16:21
[求助] 低功耗设计中UPF保留寄存器	Roysunal 2022-1-11	42640	coolbear2021 2022-1-13 13:55
[求助] Coretools生成的IP 参数 - [已解决]	玉林枫 2022-1-13	43062	玉林枫 2022-1-13 13:50
[求助] vcs仿真报错 ...2	sxg1647606637 2022-1-12	124671	sxg1647606637 2022-1-13 11:21
[求助] ZYNQ7000DDR3管脚分配 - [悬赏 50 信元资产]	z1078457781 2022-1-12	12252	jinj198908 2022-1-13 09:44

1 ... 117 118 119 120121122 123 124 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

浏览过的版块

站长推荐 /1