EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31122|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 117 118 119 120121122 123 124 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 终于把coretool2015给run起来了~~ ...2	xujiankunkun 2017-5-19	106315	luoyanghero 2021-12-28 09:15
[求助] ZYNQ开发难度很高，没有技术基础该怎么办？ ...2	lingking 2019-12-6	187643	yans6 2021-12-28 08:07
[求助] dc导出的Verilog网表没有vdd/vss	trumen 2016-10-13	65555	轩辕志瑜 2021-12-27 22:47
[求助] verilog 中如何加随机延迟？	sh469 2021-1-4	13254	dqwuf2020 2021-12-27 16:01
[求助] vcs进行verilog仿真，未仿真完毕就自动停止【已解决】	ningyuan198 2015-11-13	48368	拾西 2021-12-25 16:52
[求助] PCIe Core输入接口问题	ahy 2014-11-5	54323	yhgaohaoa 2021-12-25 14:06
[求助] case语句分支太多如何优化？ ...2	botzl 2016-8-3	108379	l3n9 2021-12-24 14:19
[求助] synplify识别XPM原语问题	Fantom_Ya 2021-12-23	11930	313949724 2021-12-24 09:02
[招聘] 招聘spyglass方向讲师 - [悬赏 100 信元资产]	wang19871001 2021-12-22	22411	saipolo 2021-12-24 08:27
[求助] 请问在ISE中可以对别人的ngc文件进行仿真么？	最后的和弦 2013-12-11	66678	放荡不羁555 2021-12-23 23:12
[讨论] DFT ATPG流程中为什么要对EDT逻辑设置add_nofaults？	IC菜鸟无敌 2021-12-21	23004	IC菜鸟无敌 2021-12-23 17:58
有人熟悉1T SRAM吗？	jasper1949 2008-9-28	85445	andy2000a 2021-12-23 13:11
[求助] 一个FPGA工程，为什么有的引脚只能限定在某一些package pin？	helimpopo 2021-12-22	22216	helimpopo 2021-12-23 11:14
[原创] 视频：《致新晋工程师》	asic_service 2021-12-22	02541	asic_service 2021-12-22 15:17
[原创] 请教大家，fpga怎么实现延时计数器比较好？	american007 2021-12-21	32385	american007 2021-12-22 00:17
[资料] USB2.0 IP Verilog设计	dodoee 2021-12-20	12504	739969400 2021-12-21 21:32
[求助] 多周期路径电路描述 ...2	come_on_sn 2021-8-22	114850	dqwuf2008 2021-12-21 16:20
[求助] 异步FIFO半空半满信号如何产生呢？	木木夕MMX 2021-8-20	22743	come_on_sn 2021-12-21 14:18
[求助] 怎么快速的学会使用IPCORE?	djqlyy 2015-9-16	32656	smarthb 2021-12-21 14:12
[求助] 三段式状态机第三段的问题	dqwuf2008 2021-4-16	74243	smarthb 2021-12-21 14:04
[求助] 请问各位前辈，现在需要做一个简单的 dma控制器，请问在哪里可以找到可供参考的实例呢	pan51266 2021-11-22	32088	不会吧不会吧 2021-12-20 19:31
[解决] vivado DDR control 仿真	fengbohan1 2021-12-16	32601	smarthb 2021-12-20 18:00
[求助] FPGA音频处理PDM转化 ...2	1440090531 2021-12-15	115240	1440090531 2021-12-18 12:28
[求助] 请教$ynplify pro 201509版破解问题	sika_lu 2016-9-27	97173	andrew10 2021-12-17 10:57
[求助] ubuntu 20.04 安装 vivado 2018.3 卡住了	evilfool911 2020-7-20	45671	rupert0915 2021-12-16 19:05
[求助] RTL仿真通过了，但是门级仿真过不了，求大神帮助 ...2	江南炊烟 2012-10-23	1115303	拾西 2021-12-16 10:42
[资料] VCS2016 ubuntu安装以及破解教程 ...2 3	yaoguai100 2018-9-29	2311563	tictactoe 2021-12-15 21:52
[求助] DFT scan chain ...2 3	otogyg 2012-3-12	2718143	otogyg 2021-12-15 13:49
移动: 对于OPPO发布的首个自研影像专用NPU芯片MariSilicon X，大家有什么看法吗	apuapu 2021-12-15	-88	apuapu 2021-12-15 10:09
[求助] spyglass做CDC分析遇到的问题	welco 2021-12-13	12298	dqwuf2008 2021-12-15 09:03
[求助] DC综合问题 ...2	zxxqs 2012-3-20	1816781	leixianfeng 2021-12-15 00:35
[原创] $readmemh 用vcs编译时如何加载文件	doukuaiwangle 2021-12-8	53117	doukuaiwangle 2021-12-14 23:20
[求助] 如何自动测试Verilog项目	踟蹰的天 2021-12-10	72443	gaurson 2021-12-14 20:46
[原创] 2020年的一次转变：从Verilog到SpinalHDL	NSSC_feng 2021-1-4	34308	hua200511 2021-12-14 20:40
[求助] 计算频率	Holmes爱嘤嘤 2021-12-14	32202	innovation 2021-12-14 19:47

1 ... 117 118 119 120121122 123 124 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31122|排名: 7

快速发帖

浏览过的版块

站长推荐 /1