EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31122|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 118 119 120 121122123 124 125 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Vivado下编写testbench不能识别相对路径	踟蹰的天 2021-12-13	22068	smarthb 2021-12-14 13:41
[求助] xilinx flash下载失败	ino1988 2013-9-10	25519	hpecc 2021-12-14 08:18
[求助] lattice利用vcs仿真库添加不进去问题 - [悬赏 200 信元资产]	chenlidong 2020-2-8	911107	chenlidong 2021-12-13 14:03
[求助] 关于ic5141用计算器求上升下降延时，以此来仿真蒙卡	国足-4396 2021-7-23	72679	国足-4396 2021-12-13 08:56
[解决] TCL脚本运行的问题	踟蹰的天 2021-12-12	02390	踟蹰的天 2021-12-12 19:45
[求助] 请问大家关于数字ic前端学习的路径是什么呐	老绅士了 2021-12-10	52281	轩辕志瑜 2021-12-11 22:28
[求助] 请问VCS+HSIM混合仿真怎么提速，实在跑的太慢了	黑崎一护776 2019-2-12	13193	Ressorner 2021-12-11 11:26
[原创] Seeking PrimePower_vO_2018	mohamedsaber 2021-12-10	12137	xuwenbing 2021-12-10 11:16
[求助] 开关电容共模反馈的交流增益仿真问题	stpykimo 2021-12-9	31740	uniquemh 2021-12-10 09:34
[解决] 非顶层模块端口能否添加物理管脚约束 ...2	fengbohan1 2021-12-8	115139	fengbohan1 2021-12-9 22:14
[求助] 用veriloga实现伪随机数的产生	swhisper1314 2018-6-20	88775	smarthb 2021-12-9 17:29
[原创] 手把手教你学FPGA设计-秒表功能	chop147 2018-9-30	33592	gftang 2021-12-9 11:06
[资料] FPGA 算法 ...2 3 4	小相 2016-6-21	3116923	gftang 2021-12-8 17:10
[求助] xilinx 不重编译下修改block ram中内容	cxq1846 2021-12-8	32857	fengbohan1 2021-12-8 14:45
[求助] VCS2018安装问题	xuwenbing 2020-10-26	43958	powertoy 2021-12-8 09:57
[求助] 求科普：RTL级是什么意思	john3851 2012-7-27	914066	1440090531 2021-12-7 21:32
[求助] 请教一个关于i2c协议的问题 ...2	tezhong 2021-12-6	134466	tezhong 2021-12-7 13:21
[求助] cadence预编译问题	Top_Zhang 2021-11-23	22555	Top_Zhang 2021-12-7 10:04
[解决] 我的calibre有license求助！	RCuser 2021-12-3	42998	kk2009 2021-12-7 06:50
[求助] vivado仿真问题current time:0fs	569812499 2021-6-16	34678	zhaoyang5418 2021-12-7 02:56
[讨论] AHBtoAXI	Liang_Xiaoqian 2021-11-26	13186	loglong 2021-12-6 23:49
[求助] 仿真VCO的KVCO增益曲线，使用pss仿真出现以下ERROR，不知道如何解决 ...2	zj_e2top 2021-12-6	114222	keji123 2021-12-6 18:06
[求助] 异步FIFO中异步时钟信号概念的理解	come_on_sn 2021-12-2	62335	come_on_sn 2021-12-6 10:46
[求助] verilog代码设计 ...2	小花321 2021-12-1	124535	student2010 2021-12-6 10:31
[求助] JTAG更新BRAM，axi地址有问题	fengbohan1 2021-12-2	83280	smarthb 2021-12-6 10:13
[求助] DC综合的问题 ...2	小望怕水 2013-9-17	1013490	拾西 2021-12-5 15:53
[原创] Xilinx FPGA的CCLK时钟频率	innovation 2021-11-30	74021	innovation 2021-12-3 15:59
[求助] io综合出现违例和警告 - [已解决] ...2 3	郑伟 2021-11-23	2110003	smarthb 2021-12-3 14:43
[求助] 时序setup_skew为什么跟除数的奇偶性有关	851018986 2021-12-1	22184	smarthb 2021-12-3 13:56
[讨论] 异步复位信号有效和同步释放的时间问题	wenfangsibao 2021-10-14	32562	CmosLgh 2021-12-3 09:45
[求助] 关于SEM IP核的使用	scott_zhao 2016-1-13	23011	86164 2021-12-2 21:30
[求助] 关于AXI接口的FIFO的疑问 ...2	rv_1101 2021-12-1	105951	innovation 2021-12-2 18:28
[求助] 求帮助呀~~~整数DCT变换的verilog代码 ...2	zh幸福 2013-5-18	1610501	千里路行者 2021-12-2 11:09
[求助] 关于design compiler的脚本设置中的一些问题请教	王之凡 2021-11-26	32184	王之凡 2021-12-1 21:37
[求助] 职业发展求助	心风绝影 2021-11-26	22554	心风绝影 2021-12-1 17:42

1 ... 118 119 120 121122123 124 125 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31122|排名: 7

快速发帖

浏览过的版块

站长推荐 /1