产生一个时序时长为0.1s的脉冲，有没有什么实现思路呢？

come_on_sn

不是周期性的脉冲，是只持续0.1s，其余时刻均为0。
作为另一个模块的控制信号用，谢谢大家

五十二赫兹的风

采用模拟电路，电流源给电容充电，借助公式i*t=C*U试试呢

acocacol

模拟的话就是实现超大阻抗，考虑下亚阈值mos
数字的话DFF+counter看看能不能实现

come_on_sn

   

五十二赫兹的风 发表于 2022-2-16 22:08
采用模拟电路，电流源给电容充电，借助公式i*t=C*U试试呢

啊，谢谢了，需要编写FPGA

come_on_sn

   

acocacol 发表于 2022-2-17 10:01
模拟的话就是实现超大阻抗，考虑下亚阈值mos
数字的话DFF+counter看看能不能实现 ...

感谢层主回答，写了一个计数器但是感觉是周期脉冲

具体需求是让一个音频放大器播放音乐持续时长为0.1s，但是不知道应该怎么实现这个

buddha

如果有个触发信号，编写FPGA代码应该好实现啊

senasdf

reg [31:0] cnt;
reg           pulse;
always@(posedge)begin
if(rst)begin
    cnt <= 0;
    pulse <= 0;
end else begin
    if(cnt < 10000000)begin
        cnt <= cnt +1;
        pulse <= 1 ;
    end else begin
        cnt <= cnt ;
        pulse <= 0;
    end
end
end
具体cnt的上限值要根据时钟频率去计算

come_on_sn

   

senasdf 发表于 2022-3-8 17:29
reg [31:0] cnt;
reg           pulse;
always@(posedge)begin

万分感谢，谢谢，谢谢~