讨教一下大佬们，关于内存ECC不同算法的校验位冗余过大问题

wqd008

      打扰大佬们了。最近要做SRAM的ECC校验。SRAM是4096大小，有16个bank，每个bank存256个32bit数据。
      刚开始我用的是汉明编码，考虑到每次其实是写进或读出一个32bit数据，那么信息长度就是32bit，如果使用汉明编码，就应该是2^r>r+32+1，r就得等于6bit，即每个32bit数据都得有6bit校验码，算下来直接干掉五分之一的存储，感觉冗余有点大。

      然后开始接触BCH编码，因为是有限域，如果要编码一个32bit的数据，得在GF(2^6=64)上面编码（如果我没理解错的话）？那样冗余更大了。

      我想着能否把数据拆分，不严格要求每次编码都是32bit的数据，但是感觉做起来好复杂。

      不知道有经验的大佬们都是怎么处理这方面的问题的，我刚大四来老板这做毕设，经验实在不够，上述问题有可能在我这种小白眼里是问题，在大佬们眼里是很蠢的问题，想不吝赐教一下。

wqd008

自顶一下，真心求教。如果用BCH码进行ECC，假设要纠2bit错误，生成多项式就是g(x)=m1(x)*m3(x)，在GF(2^6)下感觉挺大的。