UPF 仿真，Analog的GND 变成 1

wrhwindboy · 发表于 2022-2-28 17:41:30

我在做UPF仿真时候，定义了一个Analog模块(ADC)的 VSS 连接，定义一个power port，然后把这个power port和ADC 模拟模块的AVSS 连接在一起，
UPF里面的定义

TP里面加了 supply_on

FSDB波形：
为何AVSS，是高呢？power port的状态是（ FULL_ON 0.00V）

这个是我选项设定的问题？还是UPF里面少了设定？

e_epsh · 发表于 2022-3-1 22:33:56

以前遇到过类似的，最终发现是UPF的state给的有问题，当然问题是其他各种原因，楼主可以检查一下

wrhwindboy · 发表于 2022-3-14 09:08:16

兄弟们，帮个忙

[求助] UPF 仿真，Analog的GND 变成 1