设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › dc ELAB-302 RTL的问题 请看看怎么修改不影响逻辑，能过 ...
返回列表 发新帖
查看: 1641|回复: 3

[求助] dc ELAB-302 RTL的问题 请看看怎么修改不影响逻辑，能过vcs

[复制链接]
fxkic
发表于 2022-4-14 15:54:17 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
图片.png
回复

举报

fxkic
 楼主| 发表于 2022-4-14 15:55:26 | 显示全部楼层
图片.png
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Love24
发表于 2022-4-14 17:04:07 | 显示全部楼层
敏感列表里的S在always块里没用到，or negedge s删了试试。
回复 支持 反对

举报

fxkic
 楼主| 发表于 2022-4-15 09:45:04 | 显示全部楼层


Love24 发表于 2022-4-14 17:04
敏感列表里的S在always块里没用到，or negedge s删了试试。


谢谢，我又加了一个S == 1’b0 的if语句，通过了dc

EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-19 21:52 , Processed in 0.024131 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表