顶层r8t1_top,子模块align,信号squ_add_en。最近新看到一种方法可以在不修改端口的情况下,直接引出子模块的信号(在顶层tb文件中使用):在顶层tb中添加语句,直接引出需要的子模块信号‘r8t1_top.align.squ_add_en’。但是在模块中用的时候时候会报错“verilog 2000 keyword endmodule used in incorrect context”‘syntax error near end module’查了很多论坛,没有找到解决方法,请教一下大家