在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[招聘] 熟悉模拟电路设计老师 wang19871001 2021-11-3 02233 wang19871001 2021-11-3 10:06
[求助] GDS请教 雨中有座沧浪亭 2021-11-2 02037 雨中有座沧浪亭 2021-11-2 22:07
[资料] vcs代码覆盖率使用方法  ...2 厚娇07 2019-6-1 166717 sshapy_1314 2021-11-2 14:58
[求助] 外部逻辑和MicroBlaze交换数据 林间醉梦 2017-3-17 35158 thmoasmary 2021-11-2 14:41
[求助] Verilog新手求助 - [悬赏 50 信元资产] 983601062 2021-10-30 82943 cfly_chang 2021-11-2 13:49
[求助] 组合电路中用非阻塞赋值 雨中有座沧浪亭 2021-10-31 42501 Y__Y 2021-11-1 23:30
[求助] 用SDK编译microblaze提示错误如下 come_on_sn 2021-11-1 0869 come_on_sn 2021-11-1 16:38
[招聘] 芯片行业工程师老师和助教  ...2 wang19871001 2021-10-14 115076 EDAStar 2021-11-1 13:19
[求助] xilinx的开发板只能通过经销商购买吗 sktwo 2021-11-1 12265 fei_yang 2021-11-1 11:18
有人跑通过openrisc 1200没?  ...2 easybad 2008-5-25 179865 huatiantian 2021-10-30 13:07
[求助] navigator的使用问题 - [阅读权限 255] - [已解决] 北风1号 2021-10-29 4489 北风1号 2021-10-30 09:11
[求助] verilog综合后电路查看工具 新人帖  ...2 雨中有座沧浪亭 2021-10-28 106343 echo123 2021-10-29 17:46
[求助] 数字IC校招Offer咨询 新人帖 滂沱大雨i 2021-10-28 62403 luojh19960316 2021-10-29 17:34
[原创] 这家FPGA“小公司”凭什么可以与赛灵思和英特尔两大巨头正面对决? jackzhang 2021-10-28 32762 jackzhang 2021-10-29 17:25
[求助] ADE L的基本仿真原理 - [阅读权限 255] - [已解决] 北风1号 2021-10-27 6599 Rico_Luo 2021-10-29 16:10
[求助] dc设置了dont_use之后如何查看禁用情况 Rico_Luo 2021-10-29 01990 Rico_Luo 2021-10-29 15:14
[求助] ISO 插入不成功求助 janlesion 2021-10-29 42549 janlesion 2021-10-29 14:24
[原创] MIPI协议 rainy112358 2021-10-29 02840 rainy112358 2021-10-29 11:30
[求助] LIN总线控制器模块求购 IAMEE 2021-10-29 01756 IAMEE 2021-10-29 10:50
[求助] vhdl语言请教 新人帖 gaoxiaohu110 2021-10-28 31976 gaoxiaohu110 2021-10-28 21:43
[讨论] 基于AXI4总线接口的MIG(挂DDR3)讨论  ...2345 Y.R.Wan 2015-3-29 4838009 takeshineshiro 2021-10-28 21:07
[求助] 求学--成都数字IC培训机构 新人帖 z_vigor 2021-10-27 12364 asic_service 2021-10-28 16:38
[求助] 下面两端代码似乎仿真时不一样,需要对两个时钟分别初始化 come_on_sn 2021-10-26 21886 come_on_sn 2021-10-28 09:38
[求助] CAN2.0协议里面的睡眠和唤醒 - [悬赏 100 信元资产] LY1310178117 2021-10-13 22704 LY1310178117 2021-10-28 09:13
[求助] Ubuntu14.04安装DC2012的问题 myCollins 2014-8-26 75588 pamc 2021-10-27 21:37
[求助] verdi为啥看不到verilog的设计结构 新人帖 616653241 2021-10-26 22379 puxiancheng 2021-10-27 09:20
[原创] FIFO控制(数字IC设计基础) asic_service 2021-2-20 53342 皮蛋不Q 2021-10-27 09:13
[原创] RTL Coding Guide 新人帖 luofei2017 2021-10-27 02317 luofei2017 2021-10-27 08:51
[求助] 如何系统正确学习入门verilog语言? 新人帖 小光头请多指教 2021-10-25 42589 小光头请多指教 2021-10-26 20:37
[资料] CMOS超大规模集成电路设计第4版 中文版  ...2345 sunhaoflash 2015-5-27 4121394 lynjorn 2021-10-26 19:48
[求助] CIC补偿滤波器设计求助 - [已解决] 留低 2021-10-25 23102 jinj198908 2021-10-26 16:27
[原创] 关于xilinx的pcie仿真说明!!!!pcie仿真建议看一下  ...23 shiyinjita 2014-3-31 2218166 youngman1987 2021-10-26 11:05
[求助] FIFO的使用 - [已解决] z1078457781 2021-10-25 12975 smarthb 2021-10-25 13:42
[求助] Undefined System Task call to '$shm_open'. wenfangsibao 2016-10-31 23632 nini816 2021-10-25 10:06
[求助] 关于FPGA时钟资源学习 被选召的孩子 2021-10-17 82504 被选召的孩子 2021-10-22 20:59
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-8 07:16 , Processed in 0.029742 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块