数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 126 127 128 129130131 132 133 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] Seeking PrimePower_vO_2018	mohamedsaber 2021-12-10	12456	xuwenbing 2021-12-10 11:16
[求助] 开关电容共模反馈的交流增益仿真问题	stpykimo 2021-12-9	32014	uniquemh 2021-12-10 09:34
[解决] 非顶层模块端口能否添加物理管脚约束 ...2	fengbohan1 2021-12-8	115868	fengbohan1 2021-12-9 22:14
[求助] 用veriloga实现伪随机数的产生	swhisper1314 2018-6-20	89224	smarthb 2021-12-9 17:29
[原创] 手把手教你学FPGA设计-秒表功能	chop147 2018-9-30	33867	gftang 2021-12-9 11:06
[资料] FPGA 算法 ...2 3 4	小相 2016-6-21	3118180	gftang 2021-12-8 17:10
[求助] xilinx 不重编译下修改block ram中内容	cxq1846 2021-12-8	33188	fengbohan1 2021-12-8 14:45
[求助] VCS2018安装问题	SiPhantom001 2020-10-26	44166	powertoy 2021-12-8 09:57
[求助] 求科普：RTL级是什么意思	john3851 2012-7-27	914451	1440090531 2021-12-7 21:32
[求助] 请教一个关于i2c协议的问题 ...2	tezhong 2021-12-6	135010	tezhong 2021-12-7 13:21
[求助] cadence预编译问题	Top_Zhang 2021-11-23	22853	Top_Zhang 2021-12-7 10:04
[解决] 我的calibre有license求助！	RCuser 2021-12-3	43271	kk2009 2021-12-7 06:50
[求助] vivado仿真问题current time:0fs	569812499 2021-6-16	34944	zhaoyang5418 2021-12-7 02:56
[讨论] AHBtoAXI	Liang_Xiaoqian 2021-11-26	13573	loglong 2021-12-6 23:49
[求助] 仿真VCO的KVCO增益曲线，使用pss仿真出现以下ERROR，不知道如何解决 ...2	zj_e2top 2021-12-6	114519	keji123 2021-12-6 18:06
[求助] 异步FIFO中异步时钟信号概念的理解	come_on_sn 2021-12-2	62537	come_on_sn 2021-12-6 10:46
[求助] verilog代码设计 ...2	小花321 2021-12-1	125046	student2010 2021-12-6 10:31
[求助] JTAG更新BRAM，axi地址有问题	fengbohan1 2021-12-2	83780	smarthb 2021-12-6 10:13
[求助] DC综合的问题 ...2	小望怕水 2013-9-17	1014347	拾西 2021-12-5 15:53
[原创] Xilinx FPGA的CCLK时钟频率	innovation 2021-11-30	74544	innovation 2021-12-3 15:59
[求助] io综合出现违例和警告 - [已解决] ...2 3	郑伟 2021-11-23	2111247	smarthb 2021-12-3 14:43
[求助] 时序setup_skew为什么跟除数的奇偶性有关	851018986 2021-12-1	22453	smarthb 2021-12-3 13:56
[讨论] 异步复位信号有效和同步释放的时间问题	wenfangsibao 2021-10-14	32777	CmosLgh 2021-12-3 09:45
[求助] 关于SEM IP核的使用	scott_zhao 2016-1-13	23292	86164 2021-12-2 21:30
[求助] 关于AXI接口的FIFO的疑问 ...2	rv_1101 2021-12-1	106774	innovation 2021-12-2 18:28
[求助] 求帮助呀~~~整数DCT变换的verilog代码 ...2	zh幸福 2013-5-18	1611202	千里路行者 2021-12-2 11:09
[求助] 关于design compiler的脚本设置中的一些问题请教	王之凡 2021-11-26	32468	王之凡 2021-12-1 21:37
[求助] 职业发展求助	心风绝影 2021-11-26	22809	心风绝影 2021-12-1 17:42
[招聘] 招聘兼职讲师：模拟版图和形式验证方向	wang19871001 2021-12-1	01855	wang19871001 2021-12-1 09:40
[求助] 采集示波器信号进行处理 ...2	Holmes爱嘤嘤 2021-11-25	105053	Holmes爱嘤嘤 2021-12-1 09:18
[求助] SRAM的retention voltage如何确定？	nettlefish123 2021-11-30	12617	coolbear2021 2021-12-1 08:52
[招聘] 招聘老师啦，做USB3.0协议和PLL模拟电路的过来看看呀	wang19871001 2021-11-25	11811	saipolo 2021-11-30 23:12
[招聘] 兼职讲师：形式验证和USB3.0 协议	wang19871001 2021-11-29	12374	wang19871001 2021-11-30 17:14
[求助] 子模块 set_input/output_delay set_min_delay	学习使我快乐 2021-11-24	83345	学习使我快乐 2021-11-30 14:39
[求助] 有大佬做过利用OpenFPGA平台生成FPGA软核吗？ - [悬赏 50 信元资产]	kangliyu 2021-11-30	12138	innovation 2021-11-30 13:22

1 ... 126 127 128 129130131 132 133 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2