异步复位信号有效和同步释放的时间问题

wenfangsibao

请教前端大牛一个关于复位信号的问题。
假如 design 里有 reset sync tree。

1，异步复位信号有效状态要保持多久才能让整个 design 都处于复位状态？前端怎么评估？
2，异步复位信号通过 reset sync reg tree 一级一级往下传递的过程中，前后两级寄存器需要严格 check timing 吗？时序约束怎么加？
3，reset tree 里面的同级 reg 是必须要同步吗？整个 reset tree 控制的寄存器必须在同一个时钟 cycle 复位吗？
4，同步释放需要多久？
5，释放后的寄存器，假如所有寄存器都已经是 D pin 有效了。那数据应该从 port 由外面传进来，一级一级往里面传递。当真正的有效 data 传递到里面的寄存器之前的一段时间里，这些寄存器通过时钟抓进来的数据不都是无效的吗？这个问题怎么解决？

y23angchen

太细了，看看大神们来回答。 跟系统需求有关。

dqwuf2008

关注

CmosLgh

https://bbs.eetop.cn/thread-878732-1-1.html