EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 129 130 131 132133134 135 136 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vivado调用vcs-mx 出错，Internal error: could not unlock message library mutex - [悬赏 1000 信元资产]	leonardo_z 2021-8-24	13087	abeitian 2021-8-29 12:27
[求助] 关于verilog中$signed疑惑 ...2	xxrw2007 2016-10-9	1415244	鱼尾山屋 2021-8-28 19:57
[求助] 关于VB代码中的一些问题	CMT99 2021-8-28	01671	CMT99 2021-8-28 09:58
[求助] 不搞IC只搞FPGA的话，有必要学习VCS之类的软件么	TimZou 2021-8-24	92825	cfly_chang 2021-8-27 13:49
[资料] 官方Famility培训教材全套	hanyusky10 2020-7-25	73174	andrew10 2021-8-27 13:42
[求助] 有人在fpga做过DigiRF吗？M-PHY能实现吗？	samssmarm 2021-8-9	12000	durbin 2021-8-27 11:31
[求助] Ncverilog后仿反标SDF不正确 ...2 3	zhww722 2012-4-7	2627457	durbin 2021-8-27 11:30
[求助] 能用组合逻辑实现定点转浮点吗？	dqwuf2008 2021-8-26	32214	coolbear2021 2021-8-27 10:38
[求助] 建立时间门限	ls2008 2021-8-26	01892	ls2008 2021-8-26 22:42
[求助] DC综合分频电路的时钟约束问题 ...2	forech 2011-1-8	1010920	noobmaster69 2021-8-26 21:24
[求助] 求助如何做gate level simulation	onion2014 2013-6-19	85008	durbin 2021-8-26 17:09
[讨论] DFT扫描链中端口scan_en可以复用么？？	雨打溪风 2011-1-27	76756	皮蛋不Q 2021-8-26 13:26
[求助] 大家有推荐的画卡诺图的软件吗	baymaxily 2021-8-24	22187	fengbohan1 2021-8-26 09:35
[求助] 求xilinx系列fpga芯片ip核详解电子书	liyan_xj 2016-4-19	74485	hydroa 2021-8-25 18:51
[求助] offer选择急救，该选择新思Synopsys还是华为 - [悬赏 100 信元资产] ...2 3	fuxiaolicaicai 2019-10-11	2218591	randolpha 2021-8-24 19:37
[求助] verilog - [悬赏 30 信元资产]	z1078457781 2021-8-12	43510	学习使我快乐 2021-8-24 15:46
[求助] IC入行方向问题	l6557088 2021-8-22	12820	ht_lch 2021-8-23 23:59
[其它] 夸时钟域处理	wxl_123 2021-8-17	53615	lw_chiang 2021-8-23 17:08
[原创] fpga实现tdc，锁存延时链数据时候的亚稳态处理	xiaomai515 2014-7-26	44267	冲啊，tdc 2021-8-23 11:31
[求助] 抗辐照	守候幸福1994 2021-8-22	13447	lewispoiuy 2021-8-22 20:28
[统计] 比较Altera与Xilinx的同一项目占用FPGA资源	Pasingen 2021-7-13	12898	durbin 2021-8-22 15:57
[讨论] 跨时钟域FIFO的老话题：快时钟域的地址信息如何同步到慢时钟域？ ...2 3 4 5	sharpwinner 2012-10-25	4636256	durbin 2021-8-22 15:56
[资料] Altera DE2_115 光盘资料分享	yhsy1002 2017-4-19	63533	durbin 2021-8-22 15:55
[原创] 2019 ISSCC-Processors 处理器	Wanye_guo 2019-7-26	52274	durbin 2021-8-22 15:53
[原创] 求教sdram缓存图像的问题	durbin 2021-8-21	02767	durbin 2021-8-21 18:00
[求助] vivado中例化一个时钟IP核，一直提示错误 ...2	come_on_sn 2021-8-20	1311094	come_on_sn 2021-8-21 15:35
求教高手：leonardo spectrum's license ...2	zdf77 2003-8-20	117955	tomasrexliu 2021-8-21 15:05
[原创] emacs auto-gen	yex 2021-8-20	02755	yex 2021-8-20 19:30
[原创] 国产FPGA公司，AGM上海遨格芯微电子有限公司	sjzdzzgc 2016-2-24	46997	18676796057 2021-8-20 18:23
[转贴] AGM微电子发布高性能的兼容FPGA方案	sjzdzzgc 2015-9-7	26694	18676796057 2021-8-20 18:18
关于modelsim的小问题	bluefire 2004-3-26	710865	ricvadim 2021-8-20 17:39
关于design compiler	wilson 2003-8-8	44387	ricvadim 2021-8-20 17:39
[讨论] vivado 综合引导语句	fengbohan1 2021-8-5	32631	fengbohan1 2021-8-20 16:03
[求助] 小白求助，如何用verilog实现一个Sram 阵列。	fengluan83 2021-8-20	12715	轩辕志瑜 2021-8-20 12:58
[求助] VHDL中两个4bit数相加得到5bit，一直提示错误	come_on_sn 2021-8-20	42343	come_on_sn 2021-8-20 10:48

1 ... 129 130 131 132133134 135 136 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

浏览过的版块

站长推荐 /1