在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1544|回复: 3

[求助] vhdl语言请教

[复制链接]
发表于 2021-10-28 17:37:40 来自手机 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
sig_out<=assumulator(assumulator`high)
这句话什么意思,麻烦感受给解释一下,谢谢
发表于 2021-10-28 17:41:51 | 显示全部楼层
data’LOW             –返回数组索引的下限值
data’HIGH            –返回数组索引的上限值
data’LEFT             –返回数组索引的左边界值
data’RIGHT            –返回数组索引的右边界值
data’LENGTH          –返回矢量的长度值
data’RANGE           –返回矢量的位宽范围
data’REVERSE_RANGE   –按相反的次序返回矢量的位宽范围
 楼主| 发表于 2021-10-28 18:05:36 来自手机 | 显示全部楼层


fascinate_lyd 发表于 2021-10-28 17:41
data’LOW             –返回数组索引的下限值
data’HIGH            –返回数组索引的上限值
data’LEFT ...


assumulator是一个位宽为32的变量
assumulator`high 返回31
assumulator(31)又怎么解释呢,谢谢
 楼主| 发表于 2021-10-28 21:43:25 来自手机 | 显示全部楼层
谢谢,明白了,其实就是在时钟沿上升,检测有没有溢出
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-22 19:00 , Processed in 0.024766 second(s), 19 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表