基于AXI4总线接口的MIG（挂DDR3）讨论

huistu · 发表于 2016-5-8 23:36:03

axi是一套，mig ddr是一套，接起来用就可以了。

a3592080 · 发表于 2016-6-3 15:36:16

最后有结果吗，楼主？

昶橙子 · 发表于 2017-1-18 15:49:29

您好，我现在想做一个DDR3内部bank间的乒乓操作，但是如果选择的bank刚好一个是激活的，一个不是激活的bank,就需要等待很长时间，所以怎么控制？还有，我查资料说乒乓操作不断切换读写模式效率比只读只写的效率低，怎么解决这个问题？谢谢您了~

wangboowlcity · 发表于 2018-6-1 11:40:08

您好，博主，请问您有一份关于在DDR3挂AXI4总线的心得文档吗？想学习学习

ycl0524 · 发表于 2018-10-9 16:41:02

现在我也要做这个外挂基于AXI4接口的DDR实现存储的功能，刚开始看，发现跟楼主的问题完全一样，想问一下，楼主最后是怎么理解的？

ds74110 · 发表于 2019-5-29 19:50:26

沉了...

cugjack · 发表于 2019-5-31 07:14:25

关于地址的问题 axi是系统地址已有rank/bank/row/col是物理地址他们有一个映射关系这个过程是在ddr3控制器里面完成具体怎么映射映射成多少位是通过寄存器可以调整的

cugjack · 发表于 2019-5-31 07:17:18

关于第二个问题 axi 是burst的如果满足ddr3的数据量需求就直接写入不满足控制器内核会通过mask来进行处理不够的地方被mask掉只写入当前可以写入的数据量

takeshineshiro · 发表于 2021-10-28 21:07:51

xuexue

[讨论] 基于AXI4总线接口的MIG（挂DDR3）讨论