EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 125 126 127 128129130 131 132 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] switch交换机ic公司，ic设计面试问些交换机什么类型的题目呢？感谢！	qwer2016 2018-9-3	42703	chengxuyuan 2021-10-22 15:27
[求助] DRAM传输数据时的功耗	Aden_zhang 2021-10-20	82475	Aden_zhang 2021-10-22 13:59
[解决] 多spi并行采样问题	rv_1101 2021-10-21	52737	rv_1101 2021-10-22 13:45
[求助] 请问在VHDL构造体内部可以将signal赋值给整数吗？ ...2	come_on_sn 2021-10-19	185107	come_on_sn 2021-10-22 09:24
[求助] 后仿 VCS与NC卡死	lvcat 2021-10-14	31438	skyworks 2021-10-21 14:44
[求助] I2S怎么实现多通道 ...2	刺猬精灵 2012-10-8	1215103	skyworks 2021-10-21 11:59
[原创] 有谁知道ZCU111的外部时钟如何配置吗	菜鸟学习fpga 2021-10-21	01764	菜鸟学习fpga 2021-10-21 10:56
[求助] 有没有人用过BASYS3上的UART功能呢？	come_on_sn 2021-10-15	84303	come_on_sn 2021-10-21 10:33
[求助] Synplify Pro 与Xilinx XST综合的区别 ...2	ChrisTan 2014-4-4	1010074	martech 2021-10-21 10:09
[求助] AD9208	CMT99 2021-10-19	12393	innovation 2021-10-19 15:36
[求助] DC	hhhhhhh哈 2021-10-18	13044	coolbear2021 2021-10-19 08:36
[求助] 关于FIFO功能实现的困惑	come_on_sn 2021-10-8	82259	come_on_sn 2021-10-17 22:39
[求助] 求一份aldec alint-pro的资料和软件	Jason8425 2018-10-15	12752	thanhmaikmt 2021-10-16 15:03
[原创] matlab仿真的结果和Sigtaltap 抓出的结果如何进行对比？	诠释幸福 2016-9-29	43742	spwedasd 2021-10-16 14:14
[求助] Vivado2019找不到RAM IP	phenixsong 2021-10-15	11707	phenixsong 2021-10-16 10:22
[原创] AHB_burst传输相关问题	MrJokerH 2021-10-15	22508	MrJokerH 2021-10-15 17:28
[求助] GitHub上的risc-V开源项目该怎么学习呢？	812304641 2021-3-24	73748	sme-ic 2021-10-15 15:31
[原创] 将CortexM3-DesignStarter简化并移植到DE2-115	Pasingen 2021-7-26	13212	念桥明月 2021-10-15 14:34
[原创] XC7Z100 学习资料：基于zynq XC7Z100 FMC接口通用计算平台解决方案	orihard1 2019-8-29	15745	xujunzhu 2021-10-15 14:29
[求助] DDR IP avalon waitrequest信号一直为高	hyjyhj 2021-10-15	01880	hyjyhj 2021-10-15 11:13
[求助] vcs仿真xilinx的IP - [已解决]	fengzhepianzhou 2014-8-5	108598	MrKangXiang 2021-10-14 21:44
[求助] 请问大神们有没有用Verilog实现的CDR？？	xiuyanbin 2014-5-9	64641	fluxay08 2021-10-14 18:58
[求助] matlab FPGA	as0920 2016-9-29	33753	huatiantian 2021-10-14 16:53
[求助] FPGA 状态机	CMT99 2021-9-30	52495	PayPal 2021-10-14 16:33
[原创] UART基础与面试问题	littbi 2021-9-22	23102	舀二两爱 2021-10-14 16:32
[原创] 深入理解FPGA加速原理——不是随便写个C代码去HLS一下就能加速的 ...2	ccpp123 2020-6-23	147487	zhangxibin3084 2021-10-14 14:56
[讨论] 关于安装Synopsys DC和TetraMAX版本问题	andy3478 2012-12-24	44385	lionleo888 2021-10-14 12:10
[原创] 关于Quartus和modelsim使用宏文件定义报错	lkycamel 2021-10-11	32370	lkycamel 2021-10-13 18:30
[讨论] 100Mbps的RS485总线？	innovation 2021-9-22	22954	innovation 2021-10-13 12:58
[原创] 请教formality define undefine设置问题	yex 2021-1-8	42979	zhucehuaqianma 2021-10-12 21:41
[求助] Verilog中for循环可以综合吗	hunting 2021-10-2	43205	Maccurry 2021-10-12 17:01
[求助] CAN2.0协议里面的睡眠和唤醒	LY1310178117 2021-10-12	02112	LY1310178117 2021-10-12 16:30
[求助] 关于verilog有符号数的运算	Dyliner02 2021-9-26	63349	fascinate_lyd 2021-10-12 14:46
[原创] 《SystemVerilog硬件设计及建模》 ...2	艾艾小阳 2021-4-12	116614	peinsc 2021-10-12 13:44
[求助] 请问顶层模块中输出端口加reg与否	come_on_sn 2021-10-11	42282	come_on_sn 2021-10-12 10:03

1 ... 125 126 127 128129130 131 132 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

站长推荐 /1