在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[讨论] 比DesignWare DW01_add 更快的加法器? 新人帖 没蚊子 2021-9-18 02398 没蚊子 2021-9-18 13:57
[求助] cortex M0 eval版本能用于silicon吗? wyb512 2018-6-2 22467 tmd007 2021-9-17 21:22
[求助] 关于vivado安装错误 noname丶 2021-9-17 0963 noname丶 2021-9-17 11:00
[求助] 刚转IC,学习数字IC前段的需要掌握哪些语言 新人帖 yhji1334551882 2021-9-8 52347 yhji1334551882 2021-9-16 17:06
[原创] Spyglass 2018 prabakaran_vlsi 2021-9-5 43048 patrickchen 2021-9-16 16:30
[求助] Intel FPGA 100 Level Courses怎么能看 - [阅读权限 255] 西西在冰城 2021-9-16 01500 西西在冰城 2021-9-16 16:16
[求助] perl脚本 新人帖 王喜鑫 2021-9-15 93492 王喜鑫 2021-9-16 15:58
[原创] 可视化EDA开发工具  ...2 micbot 2021-9-8 116839 Johnmc104 2021-9-16 15:51
[求助] 请教Verdi显示schematic的算法 zsftm 2015-9-21 33287 ty_xiumud 2021-9-16 14:10
[求助] xilinx gth serdes ip 使用求助 lotfy 2021-9-15 12077 lotfy 2021-9-16 14:03
[求助] 21个input,如何判断其中是否有相等的呢  ...2 mysoul 2021-9-7 135116 durbin 2021-9-16 10:21
[求助] 求教VCS启动verilog文件时无法打开的问题 wwzh0729 2014-3-26 45921 那就这样 2021-9-15 16:21
[求助] 求助:哪里能下载synopsys design_ware的IP库 seahqsky 2014-12-10 23062 xingyuehui152 2021-9-15 14:38
[讨论] TDC设计  ...2 xylion 2016-4-7 1811816 cceenn 2021-9-15 09:59
[求助] IC618DRC验证提示Licensing Error 新人帖 黄焖鸡 2021-7-20 93099 marvel0725 2021-9-13 21:59
[原创] 新书《FPGA设计实战演练(高级技巧篇)》马上就要与读者见面了  ...234 coyoo 2015-5-13 3314771 zzlj560 2021-9-13 11:06
[求助] verilog2001中关于`define的作用域  ...2 masure 2013-12-26 1315037 smarthb 2021-9-13 10:20
[求助] spectre19.1输出的fsdb5.7怎么才能打开 shine724 2021-5-14 12424 shine724 2021-9-12 10:10
[讨论] vcs后仿真中如何避免X值? 河源皮 2017-11-28 77953 ClancyLee 2021-9-11 14:09
[求助] 这个差分对实验中很多符号看不懂,求助 - [已解决] 终泽 2021-9-10 32523 geo24 2021-9-10 15:07
[求助] vhd文件例化后编译问题 肖雨3154 2021-9-9 02375 肖雨3154 2021-9-9 13:08
[求助] DCDC电路的变压(互感) 守候幸福1994 2021-9-9 01753 守候幸福1994 2021-9-9 11:07
[求助] 验证板子上的uart接口,电脑端应该用什么软件呢? come_on_sn 2021-9-7 52202 asilan 2021-9-9 08:48
[求助] NC-verilog仿真D触发器没有打一拍。 just_meme 2021-6-23 42560 lxm001 2021-9-8 21:39
[求助] 有没有坛友在vivado下跑过microblaze的仿真,编译一直报错 fzfh1219 2020-7-26 53736 zyfwh 2021-9-8 18:54
[求助] 帮我理解一下这个FPGA的AD9235采样模块 新人帖 北落师门- 2021-9-8 02329 北落师门- 2021-9-8 15:47
[原创] [USF-XSim-62]关于Vivado综合、生成通过,无法仿真的问题 PayPal 2021-9-7 04030 PayPal 2021-9-7 17:45
[求助] DDR中的sideband ecc是什么意思啊? dqwuf2020 2020-9-30 22489 fhy420462303 2021-9-7 17:07
[求助] QuadDie DDR3 中 ODT的链接关系  ...2 fhy420462303 2021-7-23 125312 fhy420462303 2021-9-7 16:36
[求助] 关于7段数码管显示功能 实现的困惑 come_on_sn 2021-8-31 51988 smarthb 2021-9-7 14:16
[活动] IC设计与SoC设计研修班(带实验,基于OpenRISC,送套件)  ...234 Linksprite 2016-6-3 3716737 durbin 2021-9-7 13:21
[求助] Tools needed prabakaran_vlsi 2021-9-6 22316 dcircuit 2021-9-6 21:20
[求助] 如何实现64个4位数据相加 新人帖  ...2 wzl5296 2021-9-1 165082 zyfwh 2021-9-6 18:31
[资料] 关于DC的资料 tyler861021 2018-12-2 32812 zyfwh 2021-9-6 18:29
[求助] gtx收发器差分时钟约束的问题 xhd_233 2021-9-5 21842 菜鸟要飞 2021-9-6 14:46
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-22 04:23 , Processed in 0.026415 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块