DFT ATPG流程中为什么要对EDT逻辑设置add_nofaults？

IC菜鸟无敌 · 发表于 2021-12-21 18:56:46

您需要登录才可以下载或查看，没有账号？注册

x

DFT ATPG流程中为什么要对EDT逻辑设置add_nofaults？
虽然做项目时一直这么处理，可以提高覆盖率，但我不明白为什么这样处理？这样处理会导致EDT逻辑没有pattern去覆盖，如果生产中这些逻辑出现问题，会影响ATE测试啊

quanqiutong · 发表于 2021-12-21 20:19:50

这样处理会导致EDT逻辑没有pattern去覆盖，你自己再想想有pattern 能覆盖edt吗？

IC菜鸟无敌 · 发表于 2021-12-23 17:58:53

quanqiutong 发表于 2021-12-21 20:19
这样处理会导致EDT逻辑没有pattern去覆盖，你自己再想想有pattern 能覆盖edt吗？ ...

哦，明白了，edt逻辑受edt clock控制，scan clock覆盖不到

[讨论] DFT ATPG流程中为什么要对EDT逻辑设置add_nofaults？