DFT scan chain

ice_icecream

top层追加了专用的scan_clk,scan_en,test,和rst2， 综合的con需要约束这些端子吗？怎么约束

harejavahill

做DFT时，数字前端设计人员最好能做一部分工作，不然DFT工程师就比较麻烦，如LZ的问题。
前端设计人员的工作就是通过scan_en信号将所有的时钟和复位全不切换到外部可控时钟，这样对于以后的ATP也有好处。

otogyg

回复 21# ice_icecream


    需要，要告诉tool那些端口是和test有关的，还有就是其有效电平。

    可以用 set_dft_signal 这个指令，具体参数参见dft complier user guide。

kwg-2005

回复 16# yinchyang


    你好：
        看到你的回复，提到的把正沿触发器和负沿触发器放到两个不同的的scan chain上面去，不知道具体是用哪个命令实现的呢？另外，DFTC应该也有命令指定可以将具体的哪一个触发器放到哪一个chain 上的什么位置去吧，不知道命令是什么呢？
        刚刚学DFT，不知道有什么书籍可以推荐的么。
        大家在跑DFT DRC的时候，如果有violation了，自己想去改，有一个想法了，但是不知道用哪一个命令的时候，怎么查找这个命令呢？man 的话只能查你已经知道的这个命令的功能。
       谢谢。

kuaijin_09

学习了

fangwang85

学习了

xiaocheng12345

otogyg 发表于 2012-3-12 19:42
回复 5# wrhwindboy

你的问题解决了嘛，我单独把负沿部分放到chain后端，不知道后端版图reorder会不会直接重新排列，导致负沿部分掺杂到正沿里面。

otogyg

xiaocheng12345 发表于 2021-12-6 17:38
你的问题解决了嘛，我单独把负沿部分放到chain后端，不知道后端版图reorder会不会直接重新排列，导致负沿 ...

负沿放到chain的后端，shift的时候就有问题。我原来遇到的问题是在capture阶段，电路回到正常功能时，负沿寄存器会采样到新数据。实际证明这个不是问题，工具产生的pattern可以正确的进行测试。