数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 128 129 130 131132133 134 135 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助,赛灵思zynq开发套件里自带的cd里都是些什么文件	sktwo 2021-11-18	01771	sktwo 2021-11-18 18:59
[求助] 请教一下购买xilinxIP核的流程	qqiummo 2015-10-26	86916	lxtx603 2021-11-18 13:41
[求助] 问问大家关于ISE的时序分析报告问题	yaw2009 2016-10-5	54414	lynnzhangcd 2021-11-18 13:12
[求助] 单片FPGA可带多少内存	qiuranke 2021-11-17	22923	smarthb 2021-11-18 09:38
[求助] 使用HLS在图像中添加矩形框，latency几乎是interval的两倍，如何解决	舍行 2021-11-18	02344	舍行 2021-11-18 09:01
[求助] Cadence AMS 仿真调用xrun	yuanyuan94587 2021-4-2	95352	zzj0329 2021-11-17 15:58
[求助] verilog中for循环中是不是不能模块实例化？ ...2 3	apolloooooo 2011-4-20	2616999	smarthb 2021-11-17 10:56
[求助] 关于analyze和elaborate	Veriart 2015-7-2	57773	smarthb 2021-11-16 14:07
[求助] FPGA中IO约束skew	fttftt1426 2019-5-13	83583	smarthb 2021-11-16 09:22
[转贴] 转一篇Systemverilog的一个牛人总结 ...2 3 4 5 6	logue 2013-9-16	5536535	cdting 2021-11-16 01:58
[求助] DC/formality 不能多核运行	shidihahaha 2021-11-12	23269	shidihahaha 2021-11-15 18:09
[求助] synplify 能综合出资源大于100%的设计模块吗？	rv_1101 2021-11-14	22289	rv_1101 2021-11-14 20:13
[招聘] FPGA/ASIC/SOC前端设计招聘	gswyy 2021-11-12	02246	gswyy 2021-11-12 16:49
[招聘] 招聘我是认真的，谈恋爱都没这么认真过~~	ZETTASTONE 2021-11-11	43126	ZETTASTONE 2021-11-12 16:35
[资料] AD9850 FPGA驱动	lyjslay 2021-11-12	02450	lyjslay 2021-11-12 15:30
[求助] DC综合之前，加入IOpad出问题了，求大神指教 ...2	tbag12345 2010-10-11	129621	piao2015 2021-11-12 06:27
[求助] ZCU106中差分时钟对使用的问题	被选召的孩子 2021-11-11	22323	被选召的孩子 2021-11-11 20:50
[资料] timing_designer/自测好用 ...2	ll_ago 2020-5-6	126188	品博锦取_2021 2021-11-11 11:16
[原创] SystemVerilog学习（1） ...2 3	sivar 2010-12-5	2114578	EDAStar 2021-11-11 09:17
[求助] 数字IC前端设计方向选择求助	杰克 2021-11-6	42730	杰克 2021-11-10 15:29
[原创] 基于Zedboard和ov5642实现视频采集及VGA输出	dodoee 2021-11-7	12587	dodoee 2021-11-10 13:06
[求助] xilinx sdk debug时显示“Cannot read target memory……”	Hsunagwen 2021-11-10	02598	Hsunagwen 2021-11-10 11:33
[求助] veriloghdl高级数字设计第二版课后答案	雨中有座沧浪亭 2021-11-10	02322	雨中有座沧浪亭 2021-11-10 08:11
[原创] systemverilog 1800-2017用户手册	qwe2508 2021-11-8	12420	student321 2021-11-8 21:53
[求助] PowerReport里面写的Junction temp exceeded!哪里需要优化啊？	一语奔驰 2015-3-23	34663	helimpopo 2021-11-8 19:04
[求助] Xilinx自带以太网例程xemacps_example_intr_dma详解	Starry_Bauer 2021-11-8	02642	Starry_Bauer 2021-11-8 17:25
[求助] AXI读访问无回应	rv_1101 2021-11-8	02379	rv_1101 2021-11-8 15:01
[求助] Max 10上可以调用ip库里浮点数计算的IP么？	watertree 2021-11-7	12197	smarthb 2021-11-8 14:46
[求助] ModelSim仿带有upf的设计, 电源激励从哪里加？？？	浩然若枫 2016-3-4	85617	noname丶 2021-11-8 14:41
[求助] 二维reg和FPGA里面的RAM，行为模型为什么有差异？ ...2 3	helimpopo 2021-11-7	257385	innovation 2021-11-8 13:02
flip-flop是什么意思？ ...2 3 4	3650054 2003-11-11	3646495	chentb1990 2021-11-8 11:29
VCS MX网表仿真反标sdf文件的问题 ...2	cocoxue 2006-10-13	1019156	pamc 2021-11-7 10:09
各位大哥，有人遇到过用比较器构成的RC振荡器吗？	srh719 2004-11-15	85979	JingKe 2021-11-6 11:36
[求助] 用fpga只做导线连接i2c 的双向端口怎么处理 ...2 3	lotfy 2020-9-18	208080	cxyfisher 2021-11-5 10:47
[求助] DSI_RX与DSC DECODER集成，中间需要frame buffer，这个buffer多大呢？	boli5521 2021-11-4	12400	smarthb 2021-11-5 09:58

1 ... 128 129 130 131132133 134 135 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2