EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31123|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 128 129 130 131132133 134 135 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] Xilinx Spartan-3AN的触发器使用 ...2	innovation 2021-8-15	105719	innovation 2021-8-15 19:04
[讨论] 系统高速与低速工作时，时钟无毛刺切换	liulanger666 2021-8-13	93840	innovation 2021-8-15 18:19
[求助] mentor dft LV flow如何加pipeline	masure 2020-10-21	12538	gobar25 2021-8-15 00:26
[讨论] verilog源码有什么软件可以扰乱信号名吗？	pptmaker 2021-7-30	22567	pptmaker 2021-8-14 15:54
[求助] 关于.synopsys_dc.setup ...2	HADIST 2013-3-28	129697	want2019 2021-8-13 11:20
[资料] FPGA外围电路	青城山下 2014-9-2	84619	MARKcz 2021-8-13 08:08
[资料] FPGA实现红外接收	清晨wzqw 2016-11-2	63282	MARKcz 2021-8-13 08:00
[求助] 异步FIFO问题求教	dqwuf2008 2021-6-27	22462	silencefpga 2021-8-13 00:41
[求助] 关于sigma-delta ADC的一些参数的疑惑	GibsonR8 2021-8-10	32530	优等生储昊乾 2021-8-12 20:40
[讨论] 一直都在做ARM CPU核其他IP的系统集成，会不会废掉 ...2	mysoul 2021-8-3	105926	myl 2021-8-12 17:58
[原创] Synopsys VCS2016安装	want2019 2021-8-12	02426	want2019 2021-8-12 17:19
[资料] 开源的周期精确系统级模拟器	醉里飞霜 2021-8-6	22479	MARKcz 2021-8-12 16:17
[求助] 关于SDRAM的读写	happsky 2017-6-5	22431	durbin 2021-8-12 13:32
[求助] verilog的问题 - [悬赏 30 信元资产]	z1078457781 2021-8-11	12658	beita 2021-8-11 21:17
[求助] 元器件建模	d6821_021362 2009-12-21	59568	Hiter_Hou 2021-8-11 20:56
[统计] Xilinx Spartan-6系列FPGA实际工程运行时钟统计	innovation 2021-8-11	22736	innovation 2021-8-11 17:15
[讨论] 国产FPGA应用份额如何？	chunk998 2021-2-5	42692	fire_tree_us 2021-8-11 09:23
[求助] synopsys 报warning求问 VER-318	古典牧童 2021-8-9	23048	古典牧童 2021-8-10 22:12
[求助] CSD码在Verilog中的使用	sh_zh 2021-8-10	12726	quantus 2021-8-10 17:27
Verilog-a 是干嘛用的？ ...2	victor0o0 2009-10-19	107815	yaoys0818 2021-8-10 15:12
[求助] spyglass lint检查	feiyangbaxia 2021-8-10	22487	feiyangbaxia 2021-8-10 14:37
[求助] MIPI DSI 低功耗模式下时钟问题	liulanger666 2021-8-9	22282	liulanger666 2021-8-10 09:30
[求助] quartus transceiver IP的奇怪数据	hyjyhj 2021-8-9	22111	yinyue2012 2021-8-9 17:21
[求助] 共模抑制比仿真 ...2	玉龙门徒 2013-1-15	118953	790814313 2021-8-9 14:36
[求助] 求助下面这段代码中data速率是和时钟Clk一样吗	come_on_sn 2021-8-8	52058	Y__Y 2021-8-9 12:49
[原创] cocotb—编写第一个testBench	NSSC_feng 2021-8-1	22361	冲出藩篱 2021-8-9 11:26
[求助] 好哥哥们，帮我看看这个哪里错了	youop 2021-8-8	62120	youop 2021-8-8 19:57
[原创] 自己写的Xilinx PCIe DMA Master代码工程	axpro 2013-9-8	97738	innovation 2021-8-8 18:44
哪位数字下变频DDC 的Verilog代码啊 ...2	hnuwyf 2009-10-21	1011214	zz_3070 2021-8-7 15:38
[求助] Memory的shutdown模式 ...2	ClancyLee 2021-8-5	156721	ClancyLee 2021-8-7 10:09
[讨论] ATPG流程时覆盖率太低是由MBIST导致，怎么解决	IC菜鸟无敌 2021-7-30	12326	greatao 2021-8-6 17:17
[求助] DC综合后的hold time违约 - [已解决]	xxy199763 2021-8-3	42957	xxy199763 2021-8-6 11:20
[求助] calibre2015安装问题，如图，求教如何解决 - [悬赏 500 信元资产] ...2 3 4	cyx0610 2016-4-4	3120713	jeffej 2021-8-6 10:05
[原创] common design	kk_bro 2021-8-5	02448	kk_bro 2021-8-5 18:34
[求助] 设计中使用这种明现增加设计复杂程度的RAM呀（读写口并用的，如下图），简单的不好吗？	ty_xiumud 2021-7-30	41843	ty_xiumud 2021-8-5 16:10

1 ... 128 129 130 131132133 134 135 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31123|排名: 11

快速发帖

浏览过的版块

站长推荐 /1