设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 转一篇Systemverilog的一个牛人总结
123456下一页
返回列表 发新帖
楼主: logue

[转贴] 转一篇Systemverilog的一个牛人总结

[复制链接]
发表于 2014-9-4 14:54:35 | 显示全部楼层
Mark!
回复 支持 反对

使用道具 举报

发表于 2014-9-4 17:39:47 | 显示全部楼层
非常感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-9-4 18:13:31 | 显示全部楼层
非常感谢
回复 支持 反对

使用道具 举报

发表于 2014-9-5 08:45:57 | 显示全部楼层
好文章，学习了。
回复 支持 反对

使用道具 举报

发表于 2014-9-5 10:28:53 | 显示全部楼层
好长 先留着
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-9-7 09:09:55 | 显示全部楼层
不错，就是感觉学习systemverilog的资料太少
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-11-18 13:27:09 | 显示全部楼层
这种总结性的资料最好了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

shcet
发表于 2015-1-9 09:51:29 | 显示全部楼层
mark一下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-1-15 17:05:00 | 显示全部楼层
顶楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-1-15 17:16:50 | 显示全部楼层
顶楼主
回复 支持 反对

使用道具 举报

下一页 »
123456下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-22 02:43 , Processed in 0.016957 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表