EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 转一篇Systemverilog的一个牛人总结

123 4 5 6 / 6 页下一页

楼主: logue

[转贴] 转一篇Systemverilog的一个牛人总结

[复制链接]

shallsure

发表于 2014-9-4 14:54:35 | 显示全部楼层

Mark!

回复支持反对

hhy317460268

发表于 2014-9-4 17:39:47 | 显示全部楼层

非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

hhy317460268

发表于 2014-9-4 18:13:31 | 显示全部楼层

非常感谢

回复支持反对

yirixian

发表于 2014-9-5 08:45:57 | 显示全部楼层

好文章，学习了。

EETOP创芯人才网职位发布入口

回复支持反对

文冈双刀

发表于 2014-9-5 10:28:53 | 显示全部楼层

好长先留着

EETOP创芯人才网简历投递入口

回复支持反对

liuyang19910625

发表于 2014-9-7 09:09:55 | 显示全部楼层

不错，就是感觉学习systemverilog的资料太少

EETOP创芯人才网职位发布入口

回复支持反对

rainoffire

发表于 2014-11-18 13:27:09 | 显示全部楼层

这种总结性的资料最好了

EETOP创芯人才网简历投递入口

回复支持反对

shcet

发表于 2015-1-9 09:51:29 | 显示全部楼层

mark一下

EETOP创芯人才网职位发布入口

回复支持反对

caohua1986517

发表于 2015-1-15 17:05:00 | 显示全部楼层

顶楼主

EETOP创芯人才网简历投递入口

回复支持反对

caohua1986517

发表于 2015-1-15 17:16:50 | 显示全部楼层

顶楼主

回复支持反对

123 4 5 6 / 6 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-7-13 21:05 , Processed in 0.026186 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

[转贴] 转一篇Systemverilog的一个牛人总结

浏览过的版块

站长推荐 /1