|
发表于 2020-9-21 11:59:55
|
显示全部楼层
首先解析Master的SR,ST,ADDR,DATA,ACK。在Master在SR/ST/ADDR时,Master的SDA/SCL都是输入,Slave的是输出,输出电平跟随Master的电平。ADDR的ACK,SLAVE输入/Master输出,输出电平跟随Slave的电平状态。data数据及ack,需要解析ADD后的RD/WRN状态,“写”时Master保持输入,Slave保持输出,写的ACK,方向相反。“读”时,Master输出,Slave输入,ACK方向相反。 |
|