JTAG更新BRAM，axi地址有问题

fengbohan1

我在使用JTAG TO AXI 和 AXI BRAM CTRL 控制 设计内的BRAM更新，方便调试。

部分模块如图

可是我测试的时候发现BRAM_PORTA_0的地址不是逐一递增的，而是每次增加4.

这导致我的BRAM不能正常的更新。

我使用的tcl命令如下

我的BRAM是宽度32，深度16384. axi总线的宽度也是32​.

如何才能让地址每次增加1呢？​

fengbohan1

经过我的思考，我认为xilinx的IP 是没有问题的。主要是二者的逻辑不同，xilinx ip里面的地址是byte的地址。因为位宽是32位所以每次递增4 是正确的。但是我设计中的BRAM的地址设计的不是byte的地址，所以出现问题。
解决方案也很简单，读BRAM的地址左移2位，就可以了。

zzj0329

都不仿真的直接上板吗

innovation

fengbohan1 发表于 2021-12-2 15:01
经过我的思考，我认为xilinx的IP 是没有问题的。主要是二者的逻辑不同，xilinx ip里面的地址是byte的地址。 ...

问题闭环，好样的。

fengbohan1

zzj0329 发表于 2021-12-2 16:41
都不仿真的直接上板吗

不清楚JTAG_AXI这个IP怎么仿真。而且用的新建的示例工程，5分钟就生成位流了。

zzj0329

fengbohan1 发表于 2021-12-2 17:05
不清楚JTAG_AXI这个IP怎么仿真。而且用的新建的示例工程，5分钟就生成位流了。
...

好吧，我们也基本这样，简单的ip都是直接上板在线调试，复杂的系统不敢这么玩，必须从vivado工具里抠出仿真模型进行仿真

smarthb

根据AXI标准，里面的地址是字节地址，之前上板调的时候，也迷糊过。

fengbohan1

smarthb 发表于 2021-12-3 14:03
根据AXI标准，里面的地址是字节地址，之前上板调的时候，也迷糊过。

确实，XILINX论坛里面回复说是和BRAM的模式有关。BRAM如果是Native模式，地址加一。通过AXI BRMA Controller去访问BRAM的，地址加4

smarthb

fengbohan1 发表于 2021-12-3 17:19
确实，XILINX论坛里面回复说是和BRAM的模式有关。BRAM如果是Native模式，地址加一。通过AXI BRMA Control ...

Native模式就是普通的ram读写，地址一般就是加1的操作。