异步FIFO中异步时钟信号概念的理解

come_on_sn · 发表于 2021-12-2 09:50:16

您需要登录才可以下载或查看，没有账号？注册

×

以Basys3开发板为例，如果板上100M时钟分频得到10M、5M分别作为FIFO的读写时钟，这还算是异步FIFO吗？我意思是说它们是同源时钟

asic_service · 发表于 2021-12-2 09:54:56

如果从STA tool角度看：

同步时钟，designer你也可以当异步使用。反过来，不行。
完整课程链接：sky的《数字IC/数字电路/FPGA设计_从入门到精通_合集》：https://ke.qq.com/course/3133628?tuin=64ce5e2a
精准学习，少走弯路。学习有专群。

失重wlq · 发表于 2021-12-2 09:56:51

同一个源分频来的一般是同步时钟吧，有固定的相位差

smarthb · 发表于 2021-12-2 10:35:01

如果仅仅是整数分频的关系，为啥不适用读写使能呢？这样就不是异步了。

fengbohan1 · 发表于 2021-12-2 13:12:44

同源时钟但是时钟频率不同，应该是异步FIFO. 从网上搜到的定义：同步FIFO是指读时钟和写时钟为同一个时钟。在时钟沿来临时同时发生读写操作。异步FIFO是指读写时钟不一致，读写时钟是互相独立的。

come_on_sn · 发表于 2021-12-6 10:45:43

smarthb 发表于 2021-12-2 10:35
如果仅仅是整数分频的关系，为啥不适用读写使能呢？这样就不是异步了。

是这样的

现在实际需求是构建异步FIFO，但是板上只有一个时钟源，就不知道怎么产生异步FIFO的读写时钟了

come_on_sn · 发表于 2021-12-6 10:46:50

失重wlq 发表于 2021-12-2 09:56
同一个源分频来的一般是同步时钟吧，有固定的相位差

嗯嗯，所以就不太明白如何在Basys3上产生异步FIFO所需要的读写时钟

账号		自动登录	找回密码
密码			注册

[求助] 异步FIFO中异步时钟信号概念的理解