Vivado 下 用户定义带参数化的IP核例化请教

chenpenghjh3

问题：
  Vivado 下 用户定义带参数化的IP核，通过如下方式例化,VIVADO下无法综合；
  其中 FpEvenodd_0 是用户自定义带参数的IP核；

请教 Vivado 下 用户定义带参数化的IP核如何例化？


defparam    FpEvenodd_0_instance_name1.N_even=10;
defparam    FpEvenodd_0_instance_name1.N_odd=89; //

defparam    FpEvenodd_0_instance_name2.N_even=1200;
defparam    FpEvenodd_0_instance_name2.N_odd=109;

defparam    FpEvenodd_0_instance_name3.N_even=2;
defparam    FpEvenodd_0_instance_name3.N_odd=7;

//其中
FpEvenodd_0     FpEvenodd_0_instance_name1 (
                .nRst(g_rst_n),                  // input wire nRst
                .clk_in(clk_12m),              // input wire clk_in
                .clk_out_even(clk_1m2),  // output wire clk_out_even
                .clk_out_odd(clk_out_odd1)    // output wire clk_out_odd
            );

FpEvenodd_0     FpEvenodd_0_instance_name2 (
                .nRst(g_rst_n),                  // input wire nRst
                .clk_in(clk_12m),              // input wire clk_in
                .clk_out_even(clk_10k),  // output wire clk_out_even
                .clk_out_odd(clk_out_odd2)    // output wire clk_out_odd
            );
FpEvenodd_0     FpEvenodd_0_instance_name3 (
                .nRst(g_rst_n),                  // input wire nRst
                .clk_in(clk_100m),              // input wire clk_in
                .clk_out_even(clk_50m),  // output wire clk_out_even
                .clk_out_odd(clk_out_odd3)    // output wire clk_out_odd
            );

smarthb

defparam这种用法在altera的IP里面用过，用法是在模块例化之后
A A_inst(……
);
defparam  
       A_inst.parameter_value_1,
       ……
       A_inst.parameter_value_N；

不知道Vivado支不支持这种写法。