DDR核布线出错

djqlyy2922

编译工具14.6
芯片XC7K325T
生成DDR3的IP核，包含两个控制器，使用ISE生成的约束，在编译的布线阶段报错，
所有的东西，包括引脚配置，约束文件等都是使用的它本身生成的，为什么还是报错，这个是什么原因呢？

Unrouteable

Net:ddr3_k7_u0/c0_u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_1.u_ddr_phy_4lanes/ddr_byte_lane_D.ddr_byte_lane_D/ififo_wr_enable

Unrouteable

Net:ddr3_k7_u0/c0_u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_1.u_ddr_phy_4lanes/phy_encalib<1>

Unrouteable

Net:ddr3_k7_u0/c0_u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_1.u_ddr_phy_4lanes/phy_encalib<0>

Unrouteable

Net:ddr3_k7_u0/c0_u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_1.u_ddr_phy_4lanes/phaser_ctl_bus<7>

Unrouteable

Net:ddr3_k7_u0/c0_u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_1.u_ddr_phy_4lanes/in_rank<7>

Unrouteable

Net:ddr3_k7_u0/c0_u_memc_ui_top_std/mem_intfc0/ddr_phy_top0/u_ddr_mc_phy_wrapper/u_ddr_mc_phy/ddr_phy_4lanes_1.u_ddr_phy_4lanes/in_rank<6>

innovation

这个提示信息少了，不好判断，给出的出错报告只是说这些网络无法完成布线，没有任何相关提示信息。

两个思路供参考：
1）你的工程中DDR3 IP的例化层次结构和ISE示例工程的层次结构不完全一致？这种情况下，原则上是需要修改ISE生成UCF文件，令UCF中的约束与你的工程例化层次精确对应。如果是这个原因，查看ISE的translate这一步的报告，可能会有info或warnning指出某些约束被忽略？我比较疑惑的是，如果这个原因导致的，应该不仅仅是这么几个网络报无法布线，可能有好多网络报错
2）设计的时序过不了，导致这部分网络布不通。这个原因的话，有一个比较明显的特征，ISE MAP的时间没有非常明显的变化，但是PAR的时间会非常长。

基于目前的信息，暂时只能想到这个思路，仅供参考。