在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1523|回复: 4

[求助] DC综合时出现not constrained(仅组合逻辑)

[复制链接]
发表于 2022-2-24 14:48:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有一个无时钟、无rst_n的模块
仅是一个计算功能的组合逻辑。
DC综合时给了所有的input:set_input_delay,-max -min都设置了;
给了output,唯一的output,set_output_delay - max,-min都设置了。

但综合后还是报output没有约束到最大延迟:

DC报输出无最大延迟问题目

DC报输出无最大延迟问题目

谢谢各位!帮忙看看还要怎么约束才能消除这个warning?
 楼主| 发表于 2022-2-24 14:49:41 | 显示全部楼层
这个end_point就是模块唯一的output信号。
 楼主| 发表于 2022-2-28 10:36:18 | 显示全部楼层
唉,没有人看到问题吗?
发表于 2022-2-28 11:35:55 | 显示全部楼层
纯组合逻辑电路,没有时序要求,可以定义一个虚拟时钟,-period大概设一个值。如果你没有定义虚拟时钟的话,这样你在设置set_input_delay和set_output_delay就无法指定-clock,工具没法给你计算data path的required time,自然就会报出max unconsrained。为啥不包出min unconsrained? 因为min delay跟clock period无关。
 楼主| 发表于 2022-3-1 11:05:23 | 显示全部楼层
谢谢RayCing
根据你说的,我解决了,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 07:53 , Processed in 0.018500 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表