请问异步FIFO中为什么需要使用格雷码来表示指针呢

come_on_sn

而同步FIFO就不用呢？

innovation

你是怎么理解异步这个概念的？

come_on_sn

   

innovation 发表于 2021-10-11 16:09
你是怎么理解异步这个概念的？

读写时钟不是同一个时钟，频率可能不一样

innovation

   

come_on_sn 发表于 2021-10-11 19:45
读写时钟不是同一个时钟，频率可能不一样

信号跨时钟域传输会发生什么不好的事情呢？

come_on_sn

   

innovation 发表于 2021-10-11 20:03
信号跨时钟域传输会发生什么不好的事情呢？

可能会产生亚稳态

innovation

   

come_on_sn 发表于 2021-10-11 20:05
可能会产生亚稳态

触发器发生亚稳态时，其输出的表现是什么？

come_on_sn

   

innovation 发表于 2021-10-11 20:10
触发器发生亚稳态时，其输出的表现是什么？

不太清楚，。我好像只记住了些概念，不会应用

innovation

   

come_on_sn 发表于 2021-10-11 20:17
不太清楚，。我好像只记住了些概念，不会应用

1. 触发器输出会稳定下来，只是输出稳定的时间会变长，不再是FPGA手册中的Tcko，而触发器从亚稳态恢复的时间，FPGA厂商通常不会在数据手册中明确标识（不知道ASIC设计的工艺库中是否会提供这个参数？）
2. 触发器输出稳定的结果是0还是1不能确定；
3. 若触发器下一个有效时钟沿到来时，其已从亚稳态中恢复，并且输入没有改变新值，则触发器采样到正确输入值并稳定输出。

innovation

   

come_on_sn 发表于 2021-10-11 20:17
不太清楚，。我好像只记住了些概念，不会应用

格雷码的编码原理看过了吗？

innovation

   

innovation 发表于 2021-10-11 20:23
1. 触发器输出会稳定下来，只是输出稳定的时间会变长，不再是FPGA手册中的Tcko，而触发器从亚稳态恢复时 ...

以3-bit宽度指针为例，采用二进制自然码编码，当值由011 --> 100时，你想象一下，目的时钟域的三个触发器可能会输出什么样的值？
                                而采用格雷码编码时，对应值由010  --> 110，    再想象一下，目的时钟域的三个触发器可能会输出什么样的值？