不知道是否可行,我试着写成下面这个样子,但是dina接口那行会提示‘undeclared symbol datain1_i ,assumed default net type wire’,不知是否有问题。
genvar i;
generate
for(i=1;i<=8;i=i+1)
begin :RAM1
DP_RAM_18X128 RAM1_i (
...
.dina(datain1_i),
...
);
end
endgenerate
不知道是否可行,我试着写成下面这个样子,但是dina接口那行会提示‘undeclared symbol datain1_i ,assumed default net type wire’,不知是否有问题。
genvar i;
generate
for(i=1;i<=8;i=i+1)
begin :RAM1
DP_RAM_18X128 RAM1_i (
...
.dina(datain1_i),
...
);
end
endgenerate