verilog if(en)和if(en==1'b1)有区别吗？综合的电路都是一样的吗？

a7565169 · 发表于 2021-11-16 15:26:41

您需要登录才可以下载或查看，没有账号？注册

x

zsftm · 发表于 2021-11-16 15:41:57

一样

zzj0329 · 发表于 2021-11-16 16:35:06

假如是多bit的呢，如if(en)和if(en != 32'b0)

三千痴笑 · 发表于 2021-11-16 17:41:35

是一样的

jasper0608 · 发表于 2021-11-16 17:45:12

如果en是1bit的話是相同的，多bit的話就不一樣了

smarthb · 发表于 2021-11-23 10:59:24

对quartus而言，单bit的情况下，if(en) 和if(en == 1)是一样的，但是多bit的情况下，if(en)和if(en!=32‘d’0)的编译结果是不一样的。
vivado的编译结果不太清楚。

qq1035963065 · 发表于 2021-11-23 11:45:17

zzj0329 发表于 2021-11-16 16:35
假如是多bit的呢，如if(en)和if(en != 32'b0)

这个是逻辑判断，多比特没有条件约束只要有一个为1就为true

[求助] verilog if(en)和if(en==1'b1)有区别吗？综合的电路都是一样的吗？